| Budget Amount *help |
¥3,100,000 (Direct Cost: ¥3,100,000)
Fiscal Year 2021: ¥1,000,000 (Direct Cost: ¥1,000,000)
Fiscal Year 2020: ¥1,000,000 (Direct Cost: ¥1,000,000)
Fiscal Year 2019: ¥1,100,000 (Direct Cost: ¥1,100,000)
|
|---|
| Outline of Annual Research Achievements |
電力の高効率利用には, 電力変換を担う半導体トランジスタの高性能化 (通電損失の低減) が重要である. 現在パワー用トランジスタの材料としてシリコン (Si) が広く用いられているが, その性能はSiの物性値から決まる理論限界に達しつつある. そこで, Siトランジスタの限界を打破し, 飛躍的な低損失化を実現するトランジスタ材料として炭化ケイ素 (SiC) に注目が集まっている. SiC MOS型トランジスタは同耐圧のSiトランジスタに対し, 理論上, 通電損失を約1/500に低減できる. したがって, SiトランジスタをSiCに置換することができれば, 電力の大幅な削減が実現される.
本論文では, SiC MOSFETのチャネル移動度の低減を目標として, 高密度界面欠陥手法の確立を目指した。
その過程で, SiCの酸化排除を排除したSiC/SiO2構造の形成や水素エッチングが高密度界面欠陥の低減に.有効であることを示し、同時にSiCの熱酸化が, 欠陥を誘起することを示した.
そして, 高品質SiC/SiO2界面を得る3つのポイントとして, 1. 水素エッチング, 2. SiCを酸化させないSiO2形成, 3. 窒化処理が大事であることを示した.
また, 本手法を用いて幅広い範囲でボディ層アクセプタ密度を変化させたSiC MOSFETを作製し, その移動度を評価したところ, 従来手法（熱酸化+窒化処理）と比較して6-100倍移動度を向上することに成功した。
|
