Research on Test Methods for Power Distribution on Three-Dimensional Integrated Circuits
| Project/Area Number |
19K11883
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Teikyo Heisei University |
|---|
Principal Investigator |
蜂屋 孝太郎 帝京平成大学, 人文社会学部, 准教授 (40540381)
|
|---|
| Project Period (FY) |
2019-04-01 – 2024-03-31
|
| Project Status |
Granted (Fiscal Year 2022)
|
| Budget Amount *help |
¥4,290,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥990,000)
Fiscal Year 2022: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2021: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2020: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2019: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
|
|---|
| Keywords | 3次元集積回路（3D-IC） / シリコン貫通ビア（TSV) / オープン故障 / 構造テスト / 診断性能 / 最適化問題 / チップ内電源分配網 / 3次元集積回路 / 電源分配 / シリコン貫通ビア |
|---|
| Outline of Research at the Start |
大規模集積回路(LSI)の3次元化や低消費電力化に伴い、LSI内部の電源分配構造が複雑化しており、電源分配の製造後のテスト手法の確立の要求が高まっている。そこで本研究では、50程度以上の多数の電源系を持ち、さらに複数のチップを積層してシリコン貫通ビア(TSV)で接続した3D-ICにおける電源分配のテスト手法を提案し、その実用性を評価する。
|
| Outline of Annual Research Achievements |
2つの半導体チップを積層する3次元集積回路(3D-IC)に電源を供給する電源TSV（シリコン貫通ビア）のテストにおいて、抵抗測定を行う箇所を探索するアルゴリズムについての研究を実施した。昨年度考案した「山登り法(Hill-Climbing)」と「近傍しらみつぶし法(Exhaustive Neighborhood Search)」について、より広範な追加実験を行いアルゴリズムの堅牢性を確認した。これらのアルゴリズムと実験結果について国内学会1件、および国際学会1件の発表を行った。
これらのアルゴリズムのさらなる高速化を行うため、測定箇所周辺のTSV配置パターンと、2点の測定箇所の間の距離が同じ場合には診断性能が同一であるとみなして回路シミュレーションの実行を省略して高速化する手法を考案した。実験結果では、従来手法である「しらみつぶし法」に本手法を適用するとシミュレーション回数を約30%削減できることが分かった。また、山登り法と近傍しらみつぶし法に適用すると約60%削減できることが分かった。本手法を組み合わせない従来手法と比べると、山登り法では28.1倍、近傍しらみつぶし法では24.6倍の高速化を得ることができた。本手法について国際学会1件の発表を行った。
以上の高速化手法は全て、テストのための抵抗測定において製造ばらつきをキャンセルする手法（ばらつきキャンセル法）を適用しない場合についての測定箇所探索アルゴリズムである。ばらつきキャンセル法を適用した場合には、1つのTSVをテストするために異なる2箇所の抵抗測定を行う必要がある。2度目の測定では、1度目に測定した抵抗の製造ばらつきと同じようにばらつく測定箇所を探す必要がある。このような抵抗ばらつきの相関関係を機械学習により事前に学習しておくことにより、２度目の測定箇所の候補を絞って探索する手法を考案した。
|
| Current Status of Research Progress |
Current Status of Research Progress
4: Progress in research has been delayed.
Reason
当初計画では、「機能テストと構造テストのコリレーションに関する研究」および「多電源系のテストに関する研究」実施予定であったが、これらについては未着手であったため。
|
| Strategy for Future Research Activity |
今年度考案した、ばらつきキャンセル法にも対応した測定箇所探索アルゴリズムの実装と実験を行い学会発表を行う。
|
Report
(4 results)
Research Products
(18 results)
