レイアウト設計を考慮した抵抗性オープン故障に対するテストパターン生成技術の研究

• Project/Area Number: 19K20237
• Research Category: Grant-in-Aid for Early-Career Scientists
• Allocation Type: Multi-year Fund
• Review Section: Basic Section 60040:Computer system-related
• Research Institution: Nihon University
• Principal Investigator: 山崎 紘史 日本大学, 生産工学部, 助教 (30758876)
• Project Period (FY): 2019-04-01 – 2022-03-31
• Project Status: Discontinued (Fiscal Year 2021)
• Budget Amount: ¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000); Fiscal Year 2022: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000); Fiscal Year 2021: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000); Fiscal Year 2020: ¥780,000 (Direct Cost: ¥600,000、Indirect Cost: ¥180,000); Fiscal Year 2019: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
• Keywords: テスト生成 / ATPG / 抵抗性オープン故障 / パーシャルMAX-SAT / 隣接信号線 / LSI / VLSI設計技術 / テストパターン生成 / テスト容易化設計 / スキャン設計

Outline of Research at the Start

VLSIは製造時に欠陥が生じる可能性があるため，出荷前に良品と不良品を分類するテストを行う。VLSIのテストでは欠陥をモデル化した故障モデルと，テストパターンと呼ばれるテスト用のデータを利用する。従来は縮退故障や遷移故障といった故障モデルでのテストで十分であったが，VLSIの微細化技術の発展により，信号線の半断線が原因で生じる抵抗性オープン故障が問題となっている。
本研究では，抵抗性オープン故障のテストパターン生成アルゴリズムを考案することで，従来手法よりも高品質なテストパターンの生成を目標とする。そして，生成したテストパターン集合を用いて，抵抗性オープン故障のテスト品質を明らかにする。

Outline of Annual Research Achievements

本研究の目的は、重み付き部分充足可能問題を解くことが可能なパーシャルMAX-SATソルバを利用し、抵抗性オープン故障に対するテストパターン生成法および、低消費電力テストパターン生成法を提案することである。半導体の微細化技術がますます進歩する中で、抵抗性オープン故障のテスト生成法の提案や、低消費電力テストパターン生成法を改善することは非常に重要であると考える。
上記問題の実現に向けて、これまでレイアウト設計済みの回路データの作成、遅延値や隣接信号線によるクロストークを考慮した抵抗性オープン故障シミュレーターの開発、抵抗性オープン故障のテスト生成モデルの提案、テスト生成プログラムの実装、故障伝搬経路抽出プログラムの実装等を行ってきた。また、最終年度ではパーシャルMAX-SATソルバを利用した低消費電力ドントケア割当法の提案とプログラムの実装を行った。本研究の成果として、抵抗性オープン故障の故障検出率が、市販のATPGツールと比較して約20%の向上することが確認できた。また、パーシャルMAX-SATソルバを利用した低消費電力ドントケア割当法については、従来手法では低消費電力なテストパターン生成ができなかった故障について、低消費電力なテストパターン生成が可能であることを確認できた。一方、本研究の課題としては、抵抗性オープン故障のテストパターン生成時の前処理で実行する故障伝搬経路抽出プログラムの高速化や、パーシャルMAX-SATソルバの処理時間の高速化などが挙げられる。また、提案手法のATPGによる抵抗性オープン故障の故障検出率についても、遷移故障モデルと比較すると低かったため、テスト生成モデルの制約式についても改善の余地があると思われる。

Research Products

• [Presentation] コントローラの遷移故障検出率向上のためのコントローラ拡大法 (2021)
  • Author(s): 飯塚恭平，細川利典，山崎紘史，吉村正義
  • Organizer: 組込み技術とネットワークに関するワークショップ ETNET2021
• [Presentation] パーシャルMAX-SATを用いた抵抗性オープン故障に対するテスト生成法 (2020)
  • Author(s): 山崎紘史，石山悠太，松田竜馬，細川利典，吉村正義，新井雅之，四柳浩之，橋爪正樹
  • Organizer: VLSI設計技術研究会
• [Presentation] Partial MaxSATを用いた低消費電力指向ドントケア割当て法 (2019)
  • Author(s): 三澤健一郎，平間勇貫，細川利典，山崎紘史，吉村正義，新井雅之
  • Organizer: DAシンポジウム
• [Presentation] 遷移故障の並列テストのためのコントローラ拡大法 (2019)
  • Author(s): 竹内勇希，細川利典，山崎紘史，吉村正義
  • Organizer: 第82回FTC研究会
• [Presentation] MAX-SATと両立故障グラフを用いたMバイNテスト圧縮法 (2019)
  • Author(s): 浅見竜輝，細川利典，山崎紘史，吉村正義
  • Organizer: 第81回FTC研究会