| Budget Amount *help |
¥5,200,000 (Direct Cost: ¥5,200,000)
Fiscal Year 2009: ¥2,600,000 (Direct Cost: ¥2,600,000)
Fiscal Year 2008: ¥2,600,000 (Direct Cost: ¥2,600,000)
|
|---|
| Research Abstract |
本研究ではNiO薄膜が示す可逆的な抵抗スイッチング現象の制御指針を得るために,薄膜中の欠陥構造,特に金属電極との界面での欠陥と抵抗スイッチングの相関の解明を目指した検討を行ってきた。今年度は結晶性の異なるNiO薄膜を積層することにより,上下それぞれのPt電極との界面近傍の膜質を意図的に変えた構造を形成し,その特性から界面の影響を抽出することを試みた。
前年度までにスパッタリングにより堆積するNiO薄膜の結晶性および電気特性が,堆積時の酸素分圧によって大幅に変化することを把握していた。このことを利用し,まずPt電極上に高結晶性のNiO膜,続いて低結晶性のNiO膜の順に堆積し,最後にPt上部電極を製膜した。このスタックの電流-電圧特性は,上下のPt/NiO界面の性質が異なることに由来して,電圧印加方向により電流値が異なる非対称な特性を示した。その結果,抵抗スイッチングを行うための導電パス形成(フォーミング)に至る初期特性が通電方向によって大きく異なり,特に高結晶性側(下部電極側)に正の電圧を印加するときに,フォーミングに必要な電圧が大幅に低減した。
導電パスの形成は,負電圧を印加した電極近傍で生じるNiOの局所的な還元と関連するという考え方に基づけば,積層膜でフォーミング電圧が低減する原因は,低結晶性層が電子の注入を円滑に行う界面を形成し,高密度の欠陥準位への電子トラップがNiOの部分的な還元を促進したと考えて説明可能である。即ち,高結晶性/低結晶性の積層膜では,高結晶性の層が抵抗スイッチングの活性層としてはたらく一方,低結晶性の層がフォーミングを容易にする役割を果たすことができ,それぞれの特徴を統合されていると言える。このような積層による特性制御はNiOだけでなく,あらゆる抵抗スイッチング素子においても適用可能と考えられる。
|
