| Project/Area Number |
20F20069
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 外国 |
|---|
| Review Section |
Basic Section 21050:Electric and electronic materials-related
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
| Co-Investigator(Kenkyū-buntansha) |
PANDEY MANISH 奈良先端科学技術大学院大学, 先端科学技術研究科, 助教 (20894819)
|
|---|
| Project Period (FY) |
2020-04-24 – 2022-03-31
|
| Project Status |
Completed (Fiscal Year 2020)
|
| Budget Amount *help |
¥2,300,000 (Direct Cost: ¥2,300,000)
Fiscal Year 2020: ¥1,200,000 (Direct Cost: ¥1,200,000)
|
|---|
| Keywords | OFET / Conjugated Polymers / CMOS Inverter |
|---|
| Outline of Research at the Start |
ポリマー半導体を用いたトランジスタの研究が世界中で精力的に続けられているが、現状では、適した構造やその作製方法の面での進歩が材料の進歩に追いついていない。それに対し、本研究は、高コストな構造形成法を用いずに、高性能なｐ型およびｎ型半導体ポリマーを用いたインバーター回路を作製するための新たな素子構造と作製法を提案し、実証することを目的としている。将来的には、現在主流のシリコン系薄膜に匹敵する高速動作にも対応し、様々な曲面にも貼り付けられる超フレキシブル電子回路の実現につながると期待される。
|
| Outline of Annual Research Achievements |
Large-area with >40 cm2 of floating films were fabricated with oriented polymeric semiconductors. To fabricate staggered-gated bi-layered inverter geometry, optimization of individual n-type and p-type polymer film and transistor was carried successfully with commercially available n-type and p-type polymers like PQT, PBTTT,DPPT-TT and PNDI(2OD)2T. For the first time, we successfully prepared oriented floating films of n-type polymer PNDI(2OD)2T which was very crucial for the proposed CMOS inverter. For staggered-gated structure, different polymer dielectrics were utilized with basic p-type and n-type polymers for top-gated and bottom-gated architecture. These results reflect the possibility to realize printable CMOS devices using oriented polymeric semiconductors proposed in this project.
|
| Research Progress Status |
翌年度、交付申請を辞退するため、記入しない。
|
| Strategy for Future Research Activity |
翌年度、交付申請を辞退するため、記入しない。
|
