| Project/Area Number |
20H01164
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Scientists
|
| Allocation Type | Single-year Grants |
|---|
| Review Section |
4110:Information science, computer engineering, human informaticsand, applied informatics related fields
|
|---|
| Research Institution | Hokkaido University |
|---|
Principal Investigator |
Yoshikawa Hiroshi 北海道大学, 事務局, 特定専門職
|
|---|
| Project Period (FY) |
2020-04-01 –
|
| Project Status |
Completed (Fiscal Year 2020)
|
| Budget Amount *help |
¥480,000 (Direct Cost: ¥480,000)
Fiscal Year 2020: ¥480,000 (Direct Cost: ¥480,000)
|
|---|
| Keywords | アナログ電子回路 / イジングモデル / 最適化問題 / 焼きなまし法 / アナログ回路 / アニーラ |
|---|
| Outline of Research at the Start |
本研究課題は、アナログ電圧が回路定数によって自然に決定される現象をアニーリング部分に応用することで最適化問題を高速に解く計算機を実現する研究である。具体的には、抵抗とアナログコンパレータで構成されたイジングモデルの回路に、電気的なノイズを加えてアニーリングを行い、回路の状態をイジングモデルの基底状態へ収束させる計算機である。
2019年度に実施した先行研究では、実験基板を作成して簡単な4色問題が解けることを確認している。本研究課題では先行研究から回路規模を拡大し、さらに非同期動作による高速化やイジング計算モデルの改良を行う。
|
| Outline of Final Research Achievements |
アナログ・アニーラが発振する問題に対して、回路に与えるノイズの振幅を徐々に減衰させる手法が有効であることを実験的に示し、この成果を情報処理学会第83回全国大会で発表した。
この回路安定化により、昨年度は12個のスピンしか扱えなかった実験基板の規模を32個のスピンまで拡大し、4色問題を解くデモにより動作を検証した。
一方で、このアナログ回路が実際にイジングモデルと等価であることを数学的なモデルで示し、その成果を発表した。
|
| Academic Significance and Societal Importance of the Research Achievements |
本研究は、「イジングモデル」と「焼きなまし法（シミュレーテッド・アニーリング）」を用いた最適化問題を解く手法にアナログ回路の性質を応用して高速に解くアニーラの実現を目指している。
アナログ回路は回路定数や接続状態に応じて電圧が自然に決定されるので、この原理をアニーラに応用することで、ディジタル回路で必要であった極小値を探索するための繰り返し計算を大幅に削減できディジタル回路より高速に計算できる可能性がある。
本研究成果は、考案したアナログ回路がイジングモデルと等価であることを示し、アナログ回路によるアニーリングが可能であることを実証するとともに新しい計算機の原理を開拓するものである。
|
