プログラマビリティと電力効率を両立するSIMDベース・アクセラレータの研究
| Project/Area Number |
20H04153
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Single-year Grants |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
坂井 修一 東京大学, 大学院情報理工学系研究科, 教授 (50291290)
入江 英嗣 東京大学, 大学院情報理工学系研究科, 教授 (50422407)
千葉 滋 東京大学, 大学院情報理工学系研究科, 教授 (80282713)
小泉 透 名古屋工業大学, 工学(系)研究科(研究院), 助教 (20981525)
|
|---|
| Project Period (FY) |
2020-04-01 – 2024-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥17,420,000 (Direct Cost: ¥13,400,000、Indirect Cost: ¥4,020,000)
Fiscal Year 2023: ¥6,370,000 (Direct Cost: ¥4,900,000、Indirect Cost: ¥1,470,000)
Fiscal Year 2022: ¥4,030,000 (Direct Cost: ¥3,100,000、Indirect Cost: ¥930,000)
Fiscal Year 2021: ¥4,030,000 (Direct Cost: ¥3,100,000、Indirect Cost: ¥930,000)
Fiscal Year 2020: ¥2,990,000 (Direct Cost: ¥2,300,000、Indirect Cost: ¥690,000)
|
|---|
| Keywords | 計算機アーキテクチャ / GPU / マイクロアーキテクチャ |
|---|
| Outline of Research at the Start |
本研究では，申請者らを含むグループが研究を進めてきた Dualflow アーキテクチャに基づき，GPU のプログラマビリティを保ちながら電力効率の大きな改善を目指す．Dualflow アーキテクチャは制御駆動とデータ駆動の両方の性質を合わせ持つ独自の命令セット・アーキテクチャである．我々は，演算以外のデータ移動に関わる消費電力が GPU 内では非常に大きな割合を占めることに着目した．このデータ移動に関わる消費電力を Dualflow アーキテクチャの持つデータ駆動の性質を利用することによって大きく削減し，シミュレーションによる検証から実際の LSI 試作までを通して，その効果を明らかにする．
|
| Outline of Annual Research Achievements |
2021年度までの研究では，NVIDIA の SIMT 型 GPU が持つ命令セットを拡張し，距離指定型オペランド表現（あるいは Dualflow アーキテクチャ）を組み込んだ新たな命令セットを策定して評価検討を行っていた．この評価の結果，命令数がかえって増加してしまい性能が低下してしまう場合が多く見られた．この命令数の増加は，距離指定型オペランド表現では異なる制御フローを辿った場合にも参照距離を一定にするために，追加の命令が必要なためである．
これに対し，2022年度には，上記の問題を解決するオペランド参照のハイブリッド方式を発案した．この方式では従来のレジスタ番号によるオペランド参照と提案する距離指定によるオペランド参照を選択して使用することができ，追加の命令が多く必要な場合は従来のレジスタ番号による参照を用いることで命令数の増加を回避する．この方式は out-of-order 実行を基本とする CPU では適用できず，マルチスレッディングと in-order 実行を基本とする GPU においてのみ実現可能であり，GPU において部分的な out-of-order 実行を可能にする．
また，このハイブリッド方式に基づく，メモリアクセスの軽量なリオーダリング方式も発案した．このリオーダリング方式では，ハイブリッド方式においてレジスタ番号を使用して結果を書き込む命令がリオーダリングを阻害する事を逆に利用し，それを軽量なバリアとして用いる．これにより，特別な機構の追加く，非常に軽量にメモリリオーダリングの制御が可能になった．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
上記のハイブリッド方式を実装し初期的な評価を行った．これまでの評価では非常に良好な結果を得ており，従来の提案方式が持つ問題をほぼ完全に解決して命令数をほとんど全く増加させずにコードを生成できるようになった．また，メモリアクセスのリオーダリングについてもこのハイブリッド方式を利用する形で，非常に効果的に実装できた．
ただし，このハイブリッド方式は当初想定されていなかった事もあり，コードの生成系やシミュレータを全て実装し直すことになったため，当初の計画よりもそれらのために時間がかかった．
|
| Strategy for Future Research Activity |
上記のハイブリッド方式に基づくシミュレータやコード生成系の実装はある程度評価を行えるところまでは進んでいるものの，一部アプリケーションにまだ対応できていない部分がある．このため，不足している機能を補い，それらのアプリケーションへの対応を進める．また，これまでに実施できていない提案するアーキテクチャの回路面積や消費電力を評価するためのシミュレーション基盤やハードウェア実装を整える．
|
Report
(3 results)
Research Products
(14 results)
