| Project/Area Number |
20J14937
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Review Section |
Basic Section 60070:Information security-related
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
鍛治 秀伍 奈良先端科学技術大学院大学, 先端科学技術研究科, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2020-04-24 – 2022-03-31
|
| Project Status |
Completed (Fiscal Year 2021)
|
| Budget Amount *help |
¥2,300,000 (Direct Cost: ¥2,300,000)
Fiscal Year 2021: ¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 2020: ¥1,200,000 (Direct Cost: ¥1,200,000)
|
|---|
| Keywords | 電磁波セキュリティ / 電磁情報漏えい / 意図的電磁妨害 / サイドチャネル攻撃 |
|---|
| Outline of Research at the Start |
機器内部の特定の回路構造と電磁波照射により、電磁的な情報漏えいを誘発する脅威が報告されている。本攻撃によって、これまで電磁的な情報漏えいの脅威対象外であった機器にも脅威がおよぶ恐れがあり、セキュアなハードウェア設計技術の開発が求められる。
本研究では、漏えいを誘発する回路構造の特定や電磁波照射による漏えいのメカニズムの解明と共に、上述した漏えいを抑止するためのハードウェア設計技術の確立を目指す。
|
| Outline of Annual Research Achievements |
本研究では、電磁情報漏えいを引き起こすトロージャンフリーなハードウェア設計技術の確立のため、(1)差動信号を伝送するデバイスに着目した意図的電磁妨害による情報漏えいのメカニズムを解明すると共に、(2)意図的電磁妨害による情報漏えいの耐性評価法について検討した。
(1)では、差動信号を伝送する機器としてUSBキーボードに着目し、差動信号の立ち上がり/立ち下がり時間のミスマッチなどがノイズ耐性を低下させることを実験的に検討した。そして、差動信号を伝送する機器に対する意図的電磁妨害による情報漏えいのメカニズムを明らかにした。
(2)では、意図的電磁妨害による情報漏えいの耐性評価時に侵襲的計測を必要とせず、伝送信号をタイミング同期用信号として用いた耐性評価法を提案した。意図的電磁妨害によって引き起こされる情報漏えい波形は、ICの出力バッファの出力インピーダンスの変動に起因しているため、(1)で着目した差動信号の合成波形をタイミング同期用信号として用い、本手法の有効性を確認した。
さらに、ハードウェアへのトロージャン混入の対策としてIC内部に実装可能な静電容量センサを用いた認証技術の開発を進め、プリント基板レベルの真正性を保証する技術について検討した。
|
| Research Progress Status |
令和3年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和3年度が最終年度であるため、記入しない。
|
