• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

回路分野の学生実験における検証・デバッグ技術の活用による高度化・効率化

Research Project

Project/Area Number 20K03114
Research Category

Grant-in-Aid for Scientific Research (C)

Allocation TypeMulti-year Fund
Section一般
Review Section Basic Section 09070:Educational technology-related
Research InstitutionIshikawa National College of Technology

Principal Investigator

松本 剛史  石川工業高等専門学校, 電子情報工学科, 准教授 (40536140)

Project Period (FY) 2020-04-01 – 2025-03-31
Project Status Granted (Fiscal Year 2023)
Budget Amount *help
¥3,380,000 (Direct Cost: ¥2,600,000、Indirect Cost: ¥780,000)
Fiscal Year 2022: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2021: ¥650,000 (Direct Cost: ¥500,000、Indirect Cost: ¥150,000)
Fiscal Year 2020: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Keywords回路デバッグ / 回路検証 / 回路実験 / 工学教育
Outline of Research at the Start

多くの大学・高専の電気系・情報系学科で実施されているディジタル回路実験において、学生が主体的に回路の誤りに気付き、自ら修正することができる環境の構築を目的として、回路作製支援システムを導入し、実際の授業での実践を通して評価を行う。回路実験における回路作製支援の新たなアプローチとして、ネットリスト間の等価性検証や回路誤り位置の特定など、回路検証とデバッグ分野における近年の技術を採り入れたシステムを開発・実践することにより、実験作業の効率化が図れるだけではなく、作ったモノの正しさを自ら確認し、修正する意識を持たせる教育効果が期待できる。

Outline of Annual Research Achievements

高専で実施されている論理回路(ディジタル回路)実験の多くは、ブレッドボード上で回路を組み、それを測定することによって進められる。ディジタル回路の実験は、コンピュータアーキテクチャや組込みシステムといった計算機科学の基礎を理解するために重要なものであるが、アナログ回路等の他の回路実験に比べて、使用するIC数も多く配線が複雑になるために回路デバッグが難しく、学生自身で進めることが困難な場合がある。本研究では、このような状況を改善して自主的・効率的に実験を進めることができるようにするため、また、その結果としてより高度な回路の実験を行うため、学生実験において回路デバッグを支援する環境の開発を進めている。

2023年度の研究では、前年度にシングルボードコンピュータRaspberry pi上に実装した配線支援システムと回路デバッグ支援システムを、ブレッドボード上に論理ICを用いて小型のCPUを作成する学生実験で希望者に使用してもらい、性能の評価と要改善点の洗い出しを行った。配線支援システムでは、学生はボード上に配線を行う前に、システム上で配線図を作成し、その正しさを確認してからボード上の実際の配線を行う。配線システムを使用することにより、配線図作成段階での配線間違いをシステムで検出できることが確認できた。一方で、システム上で作成した配線図をボード上に配線する段階で配線位置を間違えるケースが若干あった。回路デバッグ支援システムでは、回路の入出力パターンから配線間違いを計算すると、多くのケースで、1ヶ所に絞り切ることができず、複数箇所の誤り候補が示されることとなった。次年度は、その精度向上に取り組んでいく。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

システム全体の実装を完了し、実際の授業実験で評価できる段階まで進んでいるため。今後は、システムで計算される誤り位置の精度向上を主要課題として研究を進める予定である。

Strategy for Future Research Activity

2023年度には、実際に回路作成者にシステムを使ってもらい、評価を行うことができた。今後は、システムによって計算される配線誤りの位置の精度向上を目指して、機械学習に基づく手法などを採り入れることを検討し、システムの性能向上に取り組む。

Report

(4 results)
  • 2023 Research-status Report
  • 2022 Research-status Report
  • 2021 Research-status Report
  • 2020 Research-status Report
  • Research Products

    (2 results)

All 2021

All Journal Article (1 results) (of which Open Access: 1 results) Presentation (1 results)

  • [Journal Article] CPU作成実験における効率的な回路デバッグ環境の構築2021

    • Author(s)
      尾山敬典, 西村美紀子, 松本剛史
    • Journal Title

      石川工業高等専門学校紀要

      Volume: 53 Pages: 17-22

    • NAID

      130008095746

    • Related Report
      2020 Research-status Report
    • Open Access
  • [Presentation] ブレッドボード回路の設計・作成支援ツールの開発2021

    • Author(s)
      尾山敬典, 松本剛史
    • Organizer
      令和3年度電気・情報関係学会北陸支部連合大会
    • Related Report
      2021 Research-status Report

URL: 

Published: 2020-04-28   Modified: 2024-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi