| Project/Area Number |
20K11733
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
市川 周一 豊橋技術科学大学, 工学(系)研究科(研究院), 教授 (70262855)
|
|---|
| Project Period (FY) |
2020-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,420,000 (Direct Cost: ¥3,400,000、Indirect Cost: ¥1,020,000)
Fiscal Year 2022: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2021: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
Fiscal Year 2020: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
|
|---|
| Keywords | プログラマブルロジック(PL) / 動的部分再構成(DPR) / 難読化 / 乱数生成 / 再構成可能論理 / FPGA / 組込みシステム |
|---|
| Outline of Research at the Start |
制御システムや組込みシステムには貴重な知的財産が含まれている．ソフトウェアは複製や解析が容易であるため，ソフトウェアの一部を論理回路化して隠蔽することにより，知的財産を保護することができる．近年普及した，CPUにプログラマブル論理（PL）が付加されたシステムでは，ソフトウェアの柔軟性を保ちつつ知財を保護できる．本研究の目的は，(1)組込み・制御ソフトウェアをCPU＋PL構成上で実装し動作させる方法を確立すること，(2)実装コストを含めた定量指標により，PL部に実装する部分を自動で選択すること，(3)知財保護のため，攻撃者による解析や剽窃を防ぐ技術を導入すること，である．
|
| Outline of Annual Research Achievements |
本研究の目的は，(1) 組込み・制御ソフトウェアをCPU＋PL構成上で実装し動作させる方法を確立すること，(2) 実装コストを含めた定量指標によりPL部に実装する部分を自動で選択すること，(3) 知財保護のため攻撃者による解析や剽窃を防ぐ技術を導入すること，の3点である．
目的(1)については2020年度に学術論文１件が掲載されたので，2021年度以降は目的(2)と(3)にウエイトを置いて研究を進めた．
目的(2)については，2021年度に研究会で発表し，2022年度に学術論文とした出版された（岩原ら2023）．この研究では，高位合成可能なソフトプロセッサに専用命令を追加する方法を検討し実装・評価を行っているが，PLに実装して処理を隠蔽することと，ソフトプロセッサの専用命令として処理を隠蔽することは，目的(3) 知財保護という意味でも共通の効果を持つ．
目的(3)については，過去の研究で用いていた高位合成ソフトウェアLegUpが商用化された影響で，新たな実現プラットホームを構築することに時間を費やした．2023年度に，新たな高位合成ソフトウェアBambooで環境を構築し，評価結果を研究会で発表することができた（小倉2023）．その結果は良好で，LegUpでは正常に動作しなかった機能も含め，Bambooで動作を確認し包括的データを取得することができた．
その他，2023年度はオンライン品質保持回路をもつ真性乱数(True Random Number)生成回路について学術論文1件(Fujieda et al. 2023)が出版された．またLFSRを用いた新たな疑似乱数生成回路に関する研究を国際会議で発表した(Ichikawa 2023)．これらの研究は，乱数を利用した知財保護方式に適用することを期して研究を進めている．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
2020～23年度に学術論文8本と国際会議6本が発表済で，その意味では概ね順調に研究が進んでいるといえる．しかしながら2020～22年度はコロナウイルス流行により大学での研究活動が制約を受けたため，研究協力者（指導学生）の作業が期待通りに進んだとはいえない状況である．遅れを取り戻すため研究期間の延長を申請し，2023年度も研究を続けた．
研究目的(1)については，Zync-7000における実装と評価が行われ，結果が論文として発表済である．そこで目的(1)の優先順位を少し下げて，その分の人員と時間を目的(2)(3)に振り向けた．
その結果，応用ソフトウェアの一部を高位合成してプロセッサ内部に（専用回路・専用命令として）実装する研究が一定の進捗を達成し，2022年度に学術論文が出版された．またこれまでの研究成果を踏まえて，本手法をRISC-Vアーキテクチャのソフトコアプロセッサに実装する方法について検討し，その成果を電子情報通信学会総合大会で発表した（坂東・市川2022）．
研究目的(3)については，研究環境を更新するための作業に時間を費やした．過去の研究では高位合成にオープンソースのLegUp 4.0を用いてきたが，LegUpは商用化を経てMicroChip Technologyに買収され（2020年10月），今後の研究利用が難しくなった．そこで2021年度は幾つかの高位合成システムを試用・評価し（発表1件），2022年度に新たなハードウェア難読化処理手順を構築した（発表1件）．2023年度には，この処理手順を評価し，評価結果を研究会で発表した（小倉・市川2023）．本成果は，現在，国際会議への投稿を準備中である．
|
| Strategy for Future Research Activity |
本研究テーマは計画終盤に差し掛かっており，研究の展開は最小限として，これまでの成果を仕上げて発表することに注力する．
研究目的(1)については，いちおう実装評価まで進んでいるが，FPGAの世代更新は速いため新基盤・新品種での実装評価を検討したい．これにより研究の競争力が維持され，社会的評価の向上が期待される．
研究目的(2)については，RISC-Vアーキテクチャを用いた専用プロセッサの高位合成を研究し，2022年度末に学術論文として発表された．さらに本研究の評価基盤を利用して，研究目的(2)の「定量評価」を推進し，隠蔽する部分の「自動選択」について研究をまとめたい．
研究目的(3)については，2023年度の成果をまとめて最終報告したい．すなわち，研究会発表（小倉・市川2023）および修士論文（小倉2023）を，国際会議あるいは学術論文として投稿する予定である．
|
