| Project/Area Number |
20K11736
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
宮瀬 紘平 九州工業大学, 大学院情報工学研究院, 准教授 (30452824)
|
|---|
| Project Period (FY) |
2020-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,290,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥990,000)
Fiscal Year 2022: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2021: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2020: ¥1,950,000 (Direct Cost: ¥1,500,000、Indirect Cost: ¥450,000)
|
|---|
| Keywords | LSIテスト / LSI設計 / 消費電力解析 / LSIの消費電力 / LSIの消費電力解析 |
|---|
| Outline of Research at the Start |
本研究では、メモリを含む様々な機能を集積するSoC (System-on-a-Chip) の設計段階で、高速かつ高精度に消費電力を評価する技術の研究開発を行う。
消費電力解析は設計時に何度も繰り返されるため、提案手法によりSoC設計期間を短縮でき、コスト削減、製品競争力の強化に直接貢献する。
|
| Outline of Annual Research Achievements |
本研究では、SoC (System-on-a-Chip)を含むLSIの論理回路を、設計段階で高速かつ高精度に消費電力を解析する技術の研究開発を実施している。一般的に、精度の高い消費電力解析は処理時間が長く、精度が低いと処理時間は短いが精度が低いため様々な問題が起こる。消費電力解析が正しく実施されなかった場合、製造したLSIの消費電力が想定よりも高くなる場合や発熱を引き起こすなどLSIの品質保証が困難となる可能性がある。
本研究の目的は、LSI設計時に繰り返し使用される消費電力解析技術を高速化および高精度化することであり、LSIの設計期間短縮に貢献することを目的とする。
2020年度の研究では、論理回路部の論理情報を用いた信号値遷移確率と論理ゲートの位置情報を組合せた高消費電力エリア特定技術において、遷移確率の計算対象論理ゲート数を増やすことで、高消費電力エリアの特定精度が高まることが分かった。2021年度は、どの程度の論理ゲート数を信号値遷移確率で対象とすると良いかを、効果と効率の観点で評価した。
2022年度と2023年度は、2020年度より詳細な論理ゲートの接続情報を用いた信号値遷移確率の評価を実施した。高消費電力の原因となるEXORを他のゲートを実現する場合、必ず分岐再収斂が構成されることに着目し、逆に分岐再収斂の収斂先ゲートの出力の信号値遷移確率が高くなる可能性があると考えた。しかし、実験の結果、消費電力が高くなるエリアと分岐再収斂の集まるエリアが完全に一致してはおらず、一部のみ一致していることが判明した。一部のみの一致では消費電力解析の精度を高めることは難しいため、今後は論理ゲートの接続情報だけでなく、部分的に回路の論理関数を解析し消費電力解析に利用する手法の開発に着手した。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
COVID-19により2020年から2022年に執行する予定であった旅費を利用することができなかったこともあり、2年目の延長の申請をしている（承認済）。2023年度の進捗状況はやや遅れたと言える。そのため、研究成果を国際会議で発表はできなかったが、国内研究会2件で発表している。現在までの進捗状況を下記に述べる。
（2023年4月～10月）信号値遷移確率計算による高消費電力エリア特定技術の改善：2023年度は、信号値遷移確率が高くなるEXORゲートの論理と類似した論理をもつ部分回路が信号値遷移確率に影響を及ぼしていることがわかった。具体的には、分岐再収斂の収斂ゲートの出力の信号値遷移確率が高い傾向にあることがわかった。しかし、詳細な実験の結果、高消費電力となるエリアと分岐再収斂の集まるエリアの一致は、一部のみであることが判明した。
（2023年11月～2024年3月）消費電力解析のための論理関数の解析技術の開発：論理回路の分岐再収斂情報のみに着目した手法だと消費電力解析の精度を高めるには不十分であることが判明したため、回路構造のみでなく、消費電力解析のための論理関数を解析する手法の開発に着手した。論理シミュレーションを部分回路に実行することで論理関数を解析することが可能であるが、既存のプログラム環境をそのまま変更するのみでは対応できないため専用のシミュレーション用プログラムを実装中である。論理関数を解析することにより、電力消費に直接関わる信号値遷移確率の高いゲートを特定することが可能となる。
|
| Strategy for Future Research Activity |
2023年度は、分岐再収斂の解析結果が消費電力解析に一部分しか利用できないことがわかり国際会議で研究成果を発表できていない。2024年度は、消費電力解析のための論理関数を解析する技術を開発し、本年度が最後の年度となるので本年度の研究期間の後半に国際会議で成果を発表する。
（2024年4月～10月）消費電力解析のための論理関数の解析技術の開発：実験用のプログラム実装に時間がかかると考えられる。6月中のプログラム実装完了を目指し、評価実験によって提案手法の効果を確認する。また、回路内全てのゲートに対して論理関数の解析を行うことは論理関数が複雑となるため時間とメモリ使用量の観点から現実的でない。そのため、消費電力解析の対象とする回路を分割して論理関数を解析するが、分割方法、分割数の決め方、分割した部分回路の前後の部分回路との関係性情報の利用も重要となるため適宜考慮しながら研究開発を進める。
（2024年11月～2024年12月）過去の手法との比較・論文発表：消費電力解析を中心とした過去の国際会議で発表した研究成果を比較し研究成果をまとめる。最新技術に関しては、国際会議および国内研究会にて発表する。
（2025年1月～2025年3月）研究統括・論文誌発表準備：過去5年間の研究統括を行い、本研究課題をまとめる。成果の論文誌投稿に向けた準備を始める。
|
