• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

Countermeasures Against Power Analysis Attacks Using Dynamic Power Control Technology for LSI

Research Project

Project/Area Number 20K11823
Research Category

Grant-in-Aid for Scientific Research (C)

Allocation TypeMulti-year Fund
Section一般
Review Section Basic Section 60070:Information security-related
Research InstitutionFukuoka University

Principal Investigator

請園 智玲  福岡大学, 工学部, 助教 (50610060)

Project Period (FY) 2020-04-01 – 2025-03-31
Project Status Granted (Fiscal Year 2023)
Budget Amount *help
¥4,290,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥990,000)
Fiscal Year 2022: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2021: ¥1,950,000 (Direct Cost: ¥1,500,000、Indirect Cost: ¥450,000)
Fiscal Year 2020: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Keywordsノイズ注入 / 耐タンパ性 / 暗号 / AES / サイドチャネル攻撃 / 軽量設計 / クロック信号 / 電力解析攻撃 / ASIC / チップ試作 / CPA / FPGA / LSI / サイドチャネル / 動的電力制御
Outline of Research at the Start

近年ではサイドチャネルを悪用した暗号処理システムの脆弱性が指摘されている。サイドチャネルとは、システムの電磁波/電力/処理時間を観測し、隠蔽情報を引き出す情報源である。これまでの研究で、このサイドチャネルから通信の暗号鍵を推測可能であることが報告されている。本研究は電力消費のサイドチャネルに着目し、それまで提案されたサイドチャネル対策手法より、もより低コストかつ低消費電力で実現できる手法を提案し、その評価を行う。低コスト化と低消費電力化を同時に実現することにより、来たるべきIoT社会におけるIoTエッジデバイスに対するサイドチャネル対策の有効性を示す。

Outline of Annual Research Achievements

チップにノイズを故意に注入し,耐タンパ性を向上させる研究の試みはうまく機能する設計条件を発見することに成功し,回路構成やノイズの種類を変えて様々な研究を実施した.これらのバリエーションで今年度までで計11報の国際会議論文を執筆し,発表した.また,国内の研究発表も7回行った.
ディジタル回路の様々な実装形態について広く研究をし,特にFPGA固有の計算リソースを活用したノイズ注入技術で高い評価を得ている.この研究成果に対して,国際会議で2つの論文賞を受賞した.
本研究の着眼点である消費電力の波形に残るチップ内部の情報をノイズでマスクする技法は,ノイズのランダム性や周期性によって耐タンパ性が大きく変わることが確認されており,例えば,単純なクロック信号をノイズとして活用した場合は耐タンパ性の向上は確認できるものの十分ではなく,それらと乱数と組み合わせたノイズを生成することで更なる耐タンパ性の向上が確認できている.
ノイズ注入技術による耐タンパ性設計は実装面積で低コストであることを利点とすることから,高精度の乱数生成器を回路として導入することは,その利点を損なうものであるため,本研究ではノイズ注入技術に加えて,低コストの乱数生成器を併せて提案している.
その乱数生成器は特定の暗号回路に依存するものであるが,例えばAESの実装においては非線形演算を担当するS-boxを本来の暗号処理と乱数生成処理で共用することで,乱数生成器の実装面積コストを極限に抑えて,耐タンパ性のための乱数供給を実現することに成功している.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

予定されていた研究はほぼ完了しデータ出しや検証も完了しているが,研究成果の発表/出版が未完である.

Strategy for Future Research Activity

現在,データをまとめて論文を執筆中であり,令和6年度には研究成果の発表を完了させる.

Report

(4 results)
  • 2023 Research-status Report
  • 2022 Research-status Report
  • 2021 Research-status Report
  • 2020 Research-status Report
  • Research Products

    (20 results)

All 2023 2022 2021 2020

All Journal Article (3 results) (of which Peer Reviewed: 1 results) Presentation (17 results) (of which Int'l Joint Research: 12 results)

  • [Journal Article] An Extremely Light-Weight Countermeasure to Power Analysis Attack in Dedicated Circuit for AES2022

    • Author(s)
      Koyanagi Yui、Ukezono Tomoaki
    • Journal Title

      Proc. of 19th International SoC Design Conference (ISOCC 2022)

      Volume: 2022 Pages: 85-86

    • DOI

      10.1109/isocc56007.2022.10031514

    • Related Report
      2022 Research-status Report
    • Peer Reviewed
  • [Journal Article] 乱数を用いた軽量な電力解析攻撃対策実装の検討2022

    • Author(s)
      小柳 結依、請園 智玲
    • Journal Title

      研究報告システムとLSIの設計技術(SLDM)

      Volume: 2022-SLDM-199 Pages: 1-5

    • Related Report
      2022 Research-status Report
  • [Journal Article] ARX型暗号への近似加算適用による電力解析攻撃対策の検討2022

    • Author(s)
      長友 泰樹、請園 智玲
    • Journal Title

      研究報告システムとLSIの設計技術(SLDM)

      Volume: 2022-SLDM-199 Pages: 1-3

    • Related Report
      2022 Research-status Report
  • [Presentation] A Countermeasure to Power Analysis Attack by Arbitrarily Injecting Multiple Types of Noise2023

    • Author(s)
      Tomoaki Ukezono and Yui Koyanagi
    • Organizer
      the 2023 IEEE Region 10 Symposium (TENSYMP 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Disturbing Bit-transition Using History-based Mechanism against Power Analysis Attacks2023

    • Author(s)
      Tomoaki Ukezono and Yui Koyanagi
    • Organizer
      International Seminar on Application for Technology of Information and Communication 2023 (iSemantic 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Improving Tamper-Resistance Exploiting Clock Phase Shifter Embedded in FPGAs2023

    • Author(s)
      Yui Koyanagi and Tomoaki Ukezono
    • Organizer
      the 10th International Conference on Electrical Engineering, Computer Science and Informatics (EECSI 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Effect of High Frequency Noise Using DCMs in FPGA on Power Analysis Attack2023

    • Author(s)
      Tomoaki Ukezono and Yui Koyanagi,
    • Organizer
      2023 International Symposium on Communications and Information Technologies (ISCIT 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Investigation for Impact of Environmental Noise on Power Analysis Attacks2023

    • Author(s)
      Ryoma Katsube and Tomoaki Ukezono
    • Organizer
      20th International SoC Design Conference (ISOCC 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] A Cost-sensitive and Simple Masking Design for Side-channels2023

    • Author(s)
      Yui Koyanagi and Tomoaki Ukezono
    • Organizer
      2023 IEEE Region 10 Technical Conference (TENCON 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Reusing Outputs from S-boxes for Tamper Resistant Design2023

    • Author(s)
      Tomoaki Ukezono and Yui Koyanagi
    • Organizer
      3rd International Conference on Electrical, Computer and Energy Technologies (ICECET 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] A Cost-aware Generation Method of Disposable Random Value Exploiting Parallel S-box Implementation for Tamper-resistant AES Design2023

    • Author(s)
      Yui Koyanagi and Tomoaki Ukezono
    • Organizer
      14th International Workshop on Advances in Networking and Computing (WANC 2023)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Masking Regularity of Noise for Tamper-resistant Design on FPGAs2023

    • Author(s)
      Yui Koyanagi and Tomoaki Ukezono
    • Organizer
      the 25th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2024)
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] 暗号チップへの電力解析攻撃における環境ノイズの影響調査2023

    • Author(s)
      勝部 諒真, 請園 智玲, 佐藤 寿倫
    • Organizer
      Student Workshop of IEEE IM Japan Chapter 2023
    • Related Report
      2023 Research-status Report
  • [Presentation] 電力解析攻撃におけるS-Boxのハミング距離と消費電力の関係の調査2023

    • Author(s)
      長友 泰樹, 請園 智玲
    • Organizer
      第22回情報科学技術フォーラム (FIT 2023)
    • Related Report
      2023 Research-status Report
  • [Presentation] Lightweight Countermeasures to Power Analysis Attacks by Injecting Noise to Cryptographic Circuits2023

    • Author(s)
      Yui Koyanagi and Tomoaki Ukezono
    • Organizer
      EICE GlobalNet Workshop 2024
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] A Countermeasure to Power Analysis Attack in Flip Flops2023

    • Author(s)
      Tomoaki Ukezono
    • Organizer
      WIP Poster Session at 28th Asia and South Pacific Design Automation Conference(ASP-DAC2023)
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research
  • [Presentation] FPGA組込みPLLを用いたサイドチャネル攻撃対策のためのノイズ生成手法の検討2022

    • Author(s)
      小柳 結依, 請園 智玲
    • Organizer
      Young CAS Researchers Workshop ポスター発表
    • Related Report
      2022 Research-status Report
  • [Presentation] Resistance for Side-Channel Attack by Virtual Dual-Rail Effect2021

    • Author(s)
      Tomoaki Ukezono
    • Organizer
      3rd International Conference on Electrical, Communication and Computer Engineering (ICECCE 2021)
    • Related Report
      2021 Research-status Report
    • Int'l Joint Research
  • [Presentation] Wave-FFによるAESへの電力解析攻撃の対タンパ性評価2021

    • Author(s)
      請園 智玲
    • Organizer
      HWS2021-41, Vol.121, No.206, pp.1--6, ハードウェアセキュリティ研究会(HWS)/立命館大学(オンライン)
    • Related Report
      2021 Research-status Report
  • [Presentation] AESのFPGA実装におけるサイドチャネル対策回路の評価2020

    • Author(s)
      馬郡 拓也, 請園 智玲
    • Organizer
      電子情報通信学会九州支部 第28回 学生会講演会
    • Related Report
      2020 Research-status Report

URL: 

Published: 2020-04-28   Modified: 2024-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi