Countermeasures Against Power Analysis Attacks Using Dynamic Power Control Technology for LSI
Project/Area Number |
20K11823
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Allocation Type | Multi-year Fund |
Section | 一般 |
Review Section |
Basic Section 60070:Information security-related
|
Research Institution | Fukuoka University |
Principal Investigator |
請園 智玲 福岡大学, 工学部, 助教 (50610060)
|
Project Period (FY) |
2020-04-01 – 2024-03-31
|
Project Status |
Granted (Fiscal Year 2022)
|
Budget Amount *help |
¥4,290,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥990,000)
Fiscal Year 2022: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2021: ¥1,950,000 (Direct Cost: ¥1,500,000、Indirect Cost: ¥450,000)
Fiscal Year 2020: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
|
Keywords | 耐タンパ性 / 軽量設計 / クロック信号 / 電力解析攻撃 / ASIC / チップ試作 / サイドチャネル攻撃 / CPA / FPGA / LSI / サイドチャネル / 動的電力制御 / 暗号 |
Outline of Research at the Start |
近年ではサイドチャネルを悪用した暗号処理システムの脆弱性が指摘されている。サイドチャネルとは、システムの電磁波/電力/処理時間を観測し、隠蔽情報を引き出す情報源である。これまでの研究で、このサイドチャネルから通信の暗号鍵を推測可能であることが報告されている。本研究は電力消費のサイドチャネルに着目し、それまで提案されたサイドチャネル対策手法より、もより低コストかつ低消費電力で実現できる手法を提案し、その評価を行う。低コスト化と低消費電力化を同時に実現することにより、来たるべきIoT社会におけるIoTエッジデバイスに対するサイドチャネル対策の有効性を示す。
|
Outline of Annual Research Achievements |
LSIチップを2回施策し,評価基板を作成した.加えて,2つの研究上の提案を提案し,その評価を行っている.ひとつはノイズ注入手法で,必ず反転値を事前に組み合わせ回路に入力する手法で,もうひとつは0または1の固定値を事前に組み合わせ回路に入力する方法である.この手法は対策回路の増加量が非常に小さいことが確認され,また,これまでの組み合わせ回路を対象としたWDDLなどの論理変更を要する手法と比べても遜色のない耐タンパ性を実現できることが確認された.この手法の貢献は[1]及び[2]の国際会議の論文で公開されている. また,更にこれらとは異なる対策回路の設計手法の効果を確かめる実験を実施しており,その計測データが手元にある.まだ,データの解析の途中であるが,ノイズ注入によるサイドチャネル対策はバリエーションに富み,異なるアプローチでも実現可能であることがわかっている.これらのデータも論文として報告予定であるが,現在は,ノイズ注入技術を活用したサイドチャネル対策回路の最適な形が完成形として視野に入りつつある状況である. [1]Yui Koyanagi and Tomoaki Ukezono, "An Extremely Light-Weight Countermeasure to Power Analysis Attack in Dedicated Circuit for AES," Proc. of 19th International SoC Design Conference (ISOCC 2022), pp.85--86, 2 pages, Gangneung, South Korea, Oct. 2022. [2]Tomoaki Ukezono, "Resistance for Side-Channel Attack by Virtual Dual-Rail Effect," Proc. of 3rd International Conference on Electrical, Communication and Computer Engineering (ICECCE 2021), paper-89, 6 pages, Kuala Lumpur, Malaysia (in Virtual), Jul. 2021.
|
Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
[1]と[2]の研究成果の他にも研究上の提案はまだあり,その計測データは取れているもの論文の執筆と投稿が間に合っていない.これは,回路の試作と検証が終わり,計測データが一度に得られたため,データ整理と考察が積み上げられていることに起因する.2022年度はこれらの評価結果の予備評価で研究会発表と予稿集の出版を2報行い,出版を伴わない研究発表を更に2件行った.これらのデータの考察は現在進みつつあり,そのデータを査読付きの対外論文として執筆中である.
|
Strategy for Future Research Activity |
現在,論文誌を1報,国際会議論文を1報投稿し,査読結果待ちである.また,2023年度は国際会議論文を更に3報執筆予定である.これらの論文の出版をもって本研究の結論とする.
|
Report
(3 results)
Research Products
(8 results)