| Budget Amount *help |
¥3,000,000 (Direct Cost: ¥3,000,000)
Fiscal Year 2010: ¥1,300,000 (Direct Cost: ¥1,300,000)
Fiscal Year 2009: ¥1,700,000 (Direct Cost: ¥1,700,000)
|
|---|
| Research Abstract |
現在のFPGAでは,ステートマシンなどによる制御信号生成と論理演算との混在に適する構成となっていないため,データパス遅延のみならず制御遅延が大きい,ハードリソースが有効に活用されない,などの問題がある.本研究では,これらの問題を解決するため高駆動能力を有する差動対回路を徹底的に活用した,低電力細粒度多値リコンフィギャラブルVLSIを開発した.
(1)ロジックインコントロールアーキテクチャ
コントロールデータフローグラフの1個の演算ノードを1個の演算器に割り当てる直接アロケーションのみではなく,複数演算ノードを1個の演算器で共有する演算器共有アロケーションを可能にするロジックインコントロールアーキテクチャの構成方法を検討し,制御回路の効率的実現のため1個の状態を1個のセルに割り当てる方式を考案し,3段シリーズゲーティング差動対回路などの演算ハードウェアリソースとの共有化,及びセル間多値信号転送によるスイッチブロック面積の削減を可能にしている.65nmCMOSデザインルールにより本セルの試作を行い,その有用性を確認した.
(2)電流源制御による低電力化
差動対回路の負荷トランジスタをオンに変化させた場合,その出力電圧がある値以上になれば出力が整定していることに着目し,1クロック内での差動対回路の細粒度電流制御を行う方式を考案した.この電流制御により,ロジックインコントロールアーキテクチャに基づく多値リコンフィギャラブルVLSIの低周波数動作時の低消費電力化が可能となることを明らかにした.
(3)チップ内パケット転送
制御信号を局所的だけではなく遠くに転送できれば,さらに豊冨な制御機能を備えることができる.このため,チップ内パケット転送方式に基づくレジスタ間転送を行うアーキテクチャを考案し,制御メモリの大幅な減少に有効であることを明らかにした.
|
