原子レベルの構造制御技術開発によるダイヤモンドMOSFETの高移動度・高耐圧化
Project/Area Number |
21H01363
|
Research Category |
Grant-in-Aid for Scientific Research (B)
|
Allocation Type | Single-year Grants |
Section | 一般 |
Review Section |
Basic Section 21050:Electric and electronic materials-related
|
Research Institution | Kanazawa University |
Principal Investigator |
松本 翼 金沢大学, ナノマテリアル研究所, 准教授 (00739568)
|
Project Period (FY) |
2021-04-01 – 2024-03-31
|
Project Status |
Granted (Fiscal Year 2023)
|
Budget Amount *help |
¥17,290,000 (Direct Cost: ¥13,300,000、Indirect Cost: ¥3,990,000)
Fiscal Year 2023: ¥4,030,000 (Direct Cost: ¥3,100,000、Indirect Cost: ¥930,000)
Fiscal Year 2022: ¥7,020,000 (Direct Cost: ¥5,400,000、Indirect Cost: ¥1,620,000)
Fiscal Year 2021: ¥6,240,000 (Direct Cost: ¥4,800,000、Indirect Cost: ¥1,440,000)
|
Keywords | ダイヤモンド / MOSFET / エッチング / 炭素固溶反応 / CVD / パワーデバイス |
Outline of Research at the Start |
極めて高いチャネル移動度・耐圧が期待できる反転層ダイヤモンドMOSFETによる省エネ社会構築を目指し、ダイヤモンド半導体の新規デバイス作製プロセスの開発により、構造最適化を行い、SiCを超える移動度と耐圧を達成する。具体的には、チャネル部における原子レベルのダイヤモンド表面荒れという高性能化を阻害する課題を解決するため、Si半導体等の従来からあるデバイス作製プロセスと、独自のCVD(化学気相成長)によるラテラル成長技術、CVDのノウハウ、Ni触媒エッチングによるダイヤモンド加工技術を組み合わせることで、新規デバイス作製プロセスの開発に取り組み、SiC-MOSFETを超える特性を達成する。
|
Outline of Annual Research Achievements |
本研究では、極めて高いチャネル移動度・耐圧が期待できる反転層ダイヤモンドMOSFETによる省エネ社会構築を目指し、ダイヤモンド半導体の新規デバイス作製プロセスの開発により、構造最適化を行い、SiCを超えるチャネル移動度と耐圧を達成する。具体的には、ソースおよびドレイン領域の埋込構造を形成するプロセス開発を行い、ソース・ドレインとチャネル層の間の接触抵抗を低減することによりチャネル移動度を向上させる。また、同プロセスを用いることでドリフト層の形成も行い、耐圧の評価を行う。 当該年度は、ダイヤモンド下地基板の伝導型による成長速度差を用いて作製した埋込ソース・ドレイン型のMOSFETの評価を進め、ソース・ドレイン領域にあるホウ素の再取り込みという課題が浮き彫りになった。これにより、ボディがp型化し、オフが取りづらいことがわかった。また、CVD法のラテラル成長技術を用いた高濃度層の埋込構造に関しては、プロセス側の問題から、さらなる大面積化が求められ、転位フリー基板を用いることで、昨年度得られた50 μmを超える100 μm角の平坦化に成功した。現在、この試料を用いてMOSFETを作製中である。Ni触媒エッチング法を用いた高濃度層の埋込構造の作製においては、基板の湾曲歪やエッチングレートの高さが課題として見えてきた。現在は、全面エッチングと低速エッチング技術の開発を進めている。縦型MOSFETに関しては、積層構造の形成を開始した。
|
Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
ダイヤモンド下地基板の伝導型による成長速度差を用いて作製した埋込ソース・ドレイン型のMOSFETの評価を行ったところ、ゲート電圧を0 Vにしてもドレイン電流がバックグラウンドレベルまで下がらない試料が複数確認できた。特性を解析することにより、ソース・ドレイン領域にあるホウ素不純物のボディへの再取り込みが起こっている可能性が分かってきた。成長条件を見直すことで影響を低減することは可能であるが、ゼロにすることは難しいため、他の手法でもMOSFET構造の作製プロセスを確立していくことが求められる。また、CVD法のラテラル成長技術を用いた高濃度層の埋込構造に関しては、平坦面形成のためのメサ構造の段差などが電極形成のためのフォトリソグラフィ工程を困難にすることがわかった。当該年度は、最初に戻って、平坦化技術の大面積化を追求した。その結果、転位フリーの基板を用いることで面積としては4倍となる100 μm角の原子的平坦面の形成に成功し、この試料を用いてMOSFETの作製を進めている。そして、Ni触媒エッチング法を用いた高濃度層の埋込構造の作製においては、基板の湾曲歪にともなる局所的なエッチングや高いエッチングレートによる微細加工の困難さが課題として見えてきた。前者については、成長前に全面エッチングすることで平行だしを行うことから始めている。後者については、低速エッチング技術の開発と、埋込のための穴を深くすることで、エッチングをストップさせるタイミングの見極めができるか確認を行っている。縦型MOSFETに関しては、積層構造の形成を開始し、PINダイオード等で接合ができていることを確認した。今後は、ICPエッチングやNiエッチングを用いてトレンチ構造の形成を行い、課題の抽出を行う。
|
Strategy for Future Research Activity |
最終年度は、MOSFETを作製し、デバイス特性を評価していくことが重要になる。これに向けて、ラテラル成長による埋込では最終工程を残すのみではあるが、デバイス作製プロセスを通して原子的平坦面が維持されているかの評価も必要である。Ni触媒エッチングによるダマシンプロセス応用では、平坦化エッチングの実現が鍵であり、温度や時間の条件だしが必要である。縦型MOSFET構造の作製では、MOSFETの動作が確認できている(111)面が出せるかどうかが鍵であり、そこに向けた条件だしを進める。いずれかの方法でMOSFET動作に成功すれば、その方法を応用して、ドリフト層の形成も行い、耐圧評価を行う。
|
Report
(2 results)
Research Products
(10 results)