| Project/Area Number |
21J11687
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
中村 朋生 東京大学, 情報理工学系研究科, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2021-04-28 – 2023-03-31
|
| Project Status |
Completed (Fiscal Year 2022)
|
| Budget Amount *help |
¥1,500,000 (Direct Cost: ¥1,500,000)
Fiscal Year 2022: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2021: ¥800,000 (Direct Cost: ¥800,000)
|
|---|
| Keywords | 近似計算 / キャッシュメモリ / 計算機アーキテクチャ |
|---|
| Outline of Research at the Start |
近似計算技術は、多少の誤差を許容することと引き換えに複雑な演算を簡素化することで、実行速度と電力効率の双方を劇的に向上させることができる。
しかし、適切な計算誤差の推定は難しく、ユーザやプログラマに対する大きな負担となっている。
本研究では、計算精度の保証と最大限の実行速度・電力効率を両立する適応型アプロキシメイト・メモリシステム、及びに、それを組み込んだ超効率アーキテクチャを構築する。
|
| Outline of Annual Research Achievements |
2022年度の研究実績は、大きく分けて(1) 提案アーキテクチャ適用アプリケーション拡大、(2) 提案アーキテクチャのプロトタイプ評価 の2点である。
(1) 本研究の適用アプリケーションの拡大に際して、昨年度で策定、およびにプロトタイプ評価を行った拡張命令に加えて、2つの新規拡張命令を提案した。
それぞれ、並列性の高い科学計算アプリケーション、画像処理アプリケーションで頻出するプログラム構造への適用を念頭に入れており、計算精度の動的制御、および、それに伴う性能指標と計算誤差を単調に変化させる命令である。
(2) 上述した新規拡張命令を組み込んだマイクロアーキテクチャの仕様を策定し、プロセッサシミュレータ上での実装とその性能・誤差評価、およびに HDL 実装と FPGA 上での論理合成による回路面積評価を行った。
HDL 実装に加えて、メモリや電源、クロックを含めた配線を作成し、チップ化を行った。
|
| Research Progress Status |
令和4年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和4年度が最終年度であるため、記入しない。
|
