| Project/Area Number |
21J11729
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
柴 康太 東京大学, 工学系研究科, 特別研究員(DC2)
|
|---|
| Project Period (FY) |
2021-04-28 – 2023-03-31
|
| Project Status |
Completed (Fiscal Year 2022)
|
| Budget Amount *help |
¥1,500,000 (Direct Cost: ¥1,500,000)
Fiscal Year 2022: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2021: ¥800,000 (Direct Cost: ¥800,000)
|
|---|
| Keywords | 集積回路 / 三次元積層 / SRAM / チップ間通信 / 誘導結合通信 / CMOS / LSI / EDA |
|---|
| Outline of Research at the Start |
本研究は、従来のTSVを用いた三次元積層DRAMに代わる技術として誘導結合通信を用いた三次元積層SRAMを提案する。TSVを誘導結合通信に置き換えることで低コスト化が可能となり、DRAMをSRAMに置き換えることで低消費電力なメモリアクセスが可能となる。従来、誘導結合通信はTSVよりも面積効率で劣るという課題を抱えていた。SRAMセル上に配置したコイルを用いたマルチドロップ通信や超小型コイルを用いたマルチホップ通信を研究し、新規送受信回路の研究・開発も伴ったチップの試作・評価を通して、誘導結合通信がTSVより面積効率・エネルギー効率の面で優れていることを実証する。
|
| Outline of Annual Research Achievements |
2022年度は前年度に考案した2つの手法の測定をおこなった。
1つ目はSRAMマクロ上に配置したコイルを用いたマルチドロップ通信である。SRAMマクロ上にコイルを配置して通信できれば面積効率を飛躍的に向上させることができるが、SRAMマクロ上の電源配線によって磁界の減衰が起こることが課題である。この課題に対して考案したSRAMマクロと通信コイルの新物理配置手法を実証するために、テストチップを試作し測定をおこなった。測定の結果として、シミュレーション結果と同等の30%の磁界減衰が観測され、新規物理配置手法が磁界減衰の抑制および面積効率の飛躍的向上に有効であることを示した。
2つ目は小さな受信信号の検知である。新物理配置手法によって磁界の減衰が抑制されたが、依然として30%の磁界減衰が残ることで受信信号が小さくなる。この小さい受信信号を検知するために考案した新同期式送受信回路を実証するために、テストチップを試作し測定をおこなった。測定の結果として、従来の非同期送受信回路では送信器の消費電力を増やす必要があったが、新同期式送受信回路では送信器の消費電力を増やさずに通信が可能であることを示した。また、2種類の新同期式送受信方式を考案するとともに、その最高データレートやエネルギー効率のトレードオフを解析した。
これらの技術を用いた三次元積層SRAMの容量や帯域の議論を論文としてまとめ、国際学術論文誌(Journal of Solid-State CircuitsやSolid-State Circuits Letters含む)や国内外の会議(Hot ChipsやA-SSCC含む)で発表した。
|
| Research Progress Status |
令和4年度が最終年度であるため、記入しない。
|
| Strategy for Future Research Activity |
令和4年度が最終年度であるため、記入しない。
|
