• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

光論理回路の性能を最大限に引き出す設計支援技術の研究

Research Project

Project/Area Number 21J12765
Research Category

Grant-in-Aid for JSPS Fellows

Allocation TypeSingle-year Grants
Section国内
Review Section Basic Section 60040:Computer system-related
Research InstitutionKyoto University

Principal Investigator

松尾 亮祐  京都大学, 情報学研究科, 特別研究員(DC2)

Project Period (FY) 2021-04-28 – 2023-03-31
Project Status Completed (Fiscal Year 2022)
Budget Amount *help
¥1,500,000 (Direct Cost: ¥1,500,000)
Fiscal Year 2022: ¥700,000 (Direct Cost: ¥700,000)
Fiscal Year 2021: ¥800,000 (Direct Cost: ¥800,000)
Keywords光集積回路 / 論理合成 / 光論理回路の消費電力削減
Outline of Research at the Start

情報社会の発展とともに低電力動作・低遅延処理が必要なアプリケーションが増えている.しかし,CMOS論理ゲートの微細化による悪影響の顕在化により,演算プロセッサの周波数応答性の進展は頭打ちとなっている.光集積回路はCMOS論理回路よりも10倍程度高速な動作を実現可能であるため,光集積回路で論理演算を実装することにより低遅延演算の要求に応えられる.本研究は,光集積回路の性能を最大限に引き出し,設計制約に応じて回路を最適化する設計支援技術を確立することを目指す.この技術は大規模で複雑な演算処理を光集積回路で実装する際の重要な基礎的技術となる.

Outline of Annual Research Achievements

本研究は消費電力や遅延などの設計制約のもとで光論理回路を最適設計する技術を確立するこ
とを目的として,以下の2つの研究テーマに取り組んできた.(1)消費電力・遅延・面積などの光集積回路の性能を定式化する.(2)与えられた制約の制約のもとで光論理回路の遅延・消費電力・面積の観点で最適な回路を設計するアルゴリズムを構築する.大規模な論理関数に対して適用することを想定して,計算時間の観点でも効率の良いアルゴリズムを目指す.
光集積回路の性能の定式化は前年度に十分に研究が進んだ.そこで,本年度は上記の研究目的に基づき研究計画調書に記した設計制約に応じた回路最適化アルゴリズムを構築するという方針で研究を進めた.前年度まではBDDに基づく論理合成手法の改善法を研究してきた.しかし,BDDに基づく手法においてはガーベッジアウトプットと呼ばれる演算の途中で捨てられる光による電力損失が非常に大きいことが課題となる.私の研究を含め様々な対策が提案されているが,BDDに基づく手法では完全にガーベッジアウトプットをなくすことは困難であり,低電力という設計制約を満たせない場合がある.そこで本研究では,ガーベッジアウトプットのない回路を設計するために新たな論理構造であるクロスバーゲートロジック(CBGL)を提案した.全ての3入力関数に対する最適なCBGLを列挙してライブラリを作成した.さらにそれらのライブラリを基に入力数の大きな関数を論理合成する手法についても検討した.これらの成果を International Workshop on Logic and Synthesis で発表した.

Research Progress Status

令和4年度が最終年度であるため、記入しない。

Strategy for Future Research Activity

令和4年度が最終年度であるため、記入しない。

Report

(2 results)
  • 2022 Annual Research Report
  • 2021 Annual Research Report
  • Research Products

    (5 results)

All 2022 2021

All Presentation (5 results) (of which Int'l Joint Research: 3 results)

  • [Presentation] A Complete Library of Optical Cross-Bar Gate Logic with Three Control Inputs2022

    • Author(s)
      Ryosuke Matsuo, Shin-ichi Minato
    • Organizer
      International Workshop on Logic and Synthesis
    • Related Report
      2022 Annual Research Report
    • Int'l Joint Research
  • [Presentation] 3入力関数に対するゲート数最小のクロスバーゲートロジック回路の列挙2022

    • Author(s)
      松尾 亮祐, 湊 真一
    • Organizer
      DAシンポジウム2022
    • Related Report
      2022 Annual Research Report
  • [Presentation] Reduction in BDD-based Optical Logic Circuits Exploiting Dual Ports2022

    • Author(s)
      Ryosuke Matsuo
    • Organizer
      Design, Automation and Test in Europe Conference
    • Related Report
      2021 Annual Research Report
    • Int'l Joint Research
  • [Presentation] BDD Variable Ordering for Minimizing Power Consumption of Optical Logic Circuits2021

    • Author(s)
      Ryosuke Matsuo
    • Organizer
      IEEE Computer Society Annual Symposium on VLSI
    • Related Report
      2021 Annual Research Report
    • Int'l Joint Research
  • [Presentation] BDDに基づく光論理回路における双対端子を利用した面積と電力の削減手法2021

    • Author(s)
      松尾 亮祐
    • Organizer
      DAシンポジウム
    • Related Report
      2021 Annual Research Report

URL: 

Published: 2021-05-27   Modified: 2024-03-26  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi