Project/Area Number |
21K03595
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Allocation Type | Multi-year Fund |
Section | 一般 |
Review Section |
Basic Section 15020:Experimental studies related to particle-, nuclear-, cosmic ray and astro-physics
|
Research Institution | High Energy Accelerator Research Organization |
Principal Investigator |
中尾 幹彦 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 教授 (80290857)
|
Co-Investigator(Kenkyū-buntansha) |
谷口 七重 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (90546946)
|
Project Period (FY) |
2021-04-01 – 2025-03-31
|
Project Status |
Granted (Fiscal Year 2022)
|
Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥650,000 (Direct Cost: ¥500,000、Indirect Cost: ¥150,000)
Fiscal Year 2023: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2022: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2021: ¥650,000 (Direct Cost: ¥500,000、Indirect Cost: ¥150,000)
|
Keywords | 素粒子物理学実験 / 大規模高速データ収集 / 多チャネル光通信 / 放射線耐性 / FPGA / データ収集 / 光通信路 |
Outline of Research at the Start |
素粒子物理学の超高輝度加速器実験に設置するデータ収集機器の放射線に対する信頼性への懸念は増え続けるばかりであるが、回路に使用する素子そのものの故障率を低く抑えることには多大なコストがかかる。本研究では、超小型多重光通信素子や光回線の家庭への普及に使用される光カプラ、普及価格帯の多チャネル高速シリアル通信機能をそなえたFPGAなどを用いてデータ収集用の電子回路基板を製作し、使用素子が故障することを前提に多重化した受信回路の一部を待機状態に置き自己修復の機能を持たせたファームウェアを設計する。これらを組み合わせてデータ収集装置の高速光通信路に実質的な高放射線耐性を獲得させる実証研究を行う。
|
Outline of Annual Research Achievements |
素粒子物理学の超高輝度加速器実験の検出器内部で使用するデータ収集機器の放射線に対する信頼性への懸念は増え続けるばかりであるため、本研究は、回路に使用する素子そのものが故障する可能性があることを前提に多重化した受信回路の一部を待機状態に置き自己修復の機能を持たせることでデータ収集装置の高速光通信路に実質的な高放射線耐性を獲得させる実証研究である。設計段階から放射線耐性を備えた素子は、例えば宇宙空間での用途に開発されているが、必要な素子が必ずしも存在するとは限らないこと、および存在しても非常に高価でコストが見合わないことがほとんどである。そこで、本研究では市場の価格競争で価格の抑えられている素子の中から使用する素子を選別し、必要な機能を開発してゆく方針で進めている。 当該年度は、本研究で試作する基板の机上での設計を中心に研究を進めた。多チャネル光通信素子として QSFP トランシーバを選定し、また予定している基板サイズに可能な限り多数搭載する設計を行った。回路基板で使用する FPGA について、さまざまな制約を考慮の上で選定を行い、年度当初の想定通り調達に年単位の時間がかかることが判明したため、調達を進めた上で、机上での基板の製計を進めた。FPGAの選定および実基板回路での使用を想定して既存の制御信号通信用ファームウェアを本研究で利用するための整備を進めた。また、JTAG信号の復元回路基板を用いて、光通信路のみで遠隔制御が可能であることを実証した。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本研究では、多チャネル光通信路を持つ回路基板を製作することが重要な鍵となる。そこで、回路基板の設計の指針として、既存の機器との整合性を考えて6U サイズの VMEbus 規格の基板上に、多チャネル光トランシーバー素子として選定した QSFPトランシーバーを可能な限り多数搭載する設計とした。これに伴い、チャネル数を最大限活用できる FPGA を選定した。FPGA 選定にあたっては、比較的安価なものを用いた上で、部分的な配線の設計を行い、必要なすべての信号線が接続できること、およびすべての信号線を活用するためのファームウェアが実装できることを確認した。ここ数年の半導体市場の混乱により、R4 年度当初の段階でXilinx社のほぼすべての FPGA について納期が 1 年半以上に設定されていたため、また、さまざまな部品の価格高騰のため当初の予定の製作回数を実現できない可能性もふまえ、FPGA を調達している間に R4 年度は基板回路の机上での設計のみを進めることにした。また既存の制御信号通信用ファームウェアを本研究で利用するための整備を進めた。 本研究と並行して進められているBelle II飛跡検出器の次世代読み出し回路の開発研究において試作された読み出し回路基板およびR3年度に製作したJTAG信号の復元回路基板を用いて光通信路を用いたJTAGプロトコルによるFPGAのプログラムの試験を行い、動作することを確認し、光通信路のみで遠隔制御が可能であることを実証した。
|
Strategy for Future Research Activity |
R5年度の目標は、本研究の試験に用いる本基板の製作となる。部品の価格高騰により当初予定していた回路基板の改版が難しい可能性が出てきており、それに対応するため、改版の必要がないようにギリギリまで設計段階での検証を進める。そのためには、基板のファームウェアと回路製計を同時進行して、ファームウェアの全機能を実現した上でを完成させた上で回路製作の発注を行う。回路製作に必要な時間は1、2か月と前もって想定できるが、ファームウェア開発には時間の要するコンパイルを必要とする試行錯誤を繰り返すことになり、十分に余裕をもったスケジュールが必要となる。ファームウェアに用いる論理の検証には、設計段階では本研究で製作する基板は必ずしも必要ではないため、既存の回路基板を用いて検討を重ねてゆく。 R4年度で基板の設計方針はほぼ固ったが、実際の製作を開始する前に検証予定の項目がいくつか残されており、その検証を行うことから始める。特にJTAG通信路に関してファームウェアの改良による高速化を図り、自己修復にかかる時間の短縮を目指す。基板は2枚製作し、基本的機能の試験および基板間の通信を用いた試験を行う。また、本研究と並行して進められているBelle II飛跡検出器の次世代読み出し回路の開発研究へのフィードバックを行い、本研究で得られた放射線による回路の誤動作から自己修復する機能に関する知見を可能な限り実現することを目指す。
|