SiC-MOS界面特有の散乱体の起源検証とその抑制によるチャネル抵抗低減
Project/Area Number |
21K04166
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Allocation Type | Multi-year Fund |
Section | 一般 |
Review Section |
Basic Section 21050:Electric and electronic materials-related
|
Research Institution | National Institute of Advanced Industrial Science and Technology |
Principal Investigator |
染谷 満 国立研究開発法人産業技術総合研究所, エネルギー・環境領域, 主任研究員 (60783644)
|
Co-Investigator(Kenkyū-buntansha) |
平井 悠久 国立研究開発法人産業技術総合研究所, エネルギー・環境領域, 研究員 (10828122)
升本 恵子 国立研究開発法人産業技術総合研究所, エネルギー・環境領域, 主任研究員 (60635324)
|
Project Period (FY) |
2021-04-01 – 2024-03-31
|
Project Status |
Granted (Fiscal Year 2021)
|
Budget Amount *help |
¥4,290,000 (Direct Cost: ¥3,300,000、Indirect Cost: ¥990,000)
Fiscal Year 2023: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2022: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Fiscal Year 2021: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
|
Keywords | SiC / MOS界面 / 散乱 / 原子的平坦化 / パワーデバイス / MOSFET / 移動度 |
Outline of Research at the Start |
SiC-MOS界面(SiO2/SiC界面)においてチャネル抵抗が物性値から期待される値に到達しない要因は、従来のSiモデルにはない特異な散乱体がMOS界面に多量に存在することにある。そこで本研究では、SiCの伝導帯下端はミクロ構造バラつきにより揺らぐという特異な性質を持つことに着目し、原子的平坦なMOS界面を有するSiC-MOSFETを創出することで、SiC-MOS界面の特異な散乱体の起源検証とチャネル抵抗の低減を目指す。そのための手法として、SiC表面の原子的平坦化技術および平坦性を維持したままMOSFETを作製する技術を確立し、可動電子密度および可動電子移動度の評価を行う。
|
Outline of Annual Research Achievements |
本研究の目的は、SiC-MOS界面のラフネスを従来よりも大幅に低減させることで、特異な散乱体の起源検証とチャネル抵抗の低減を行うことである。 令和3年度はSiCに対して1600℃以上の高温熱処理を行うことで表面を意図的にバンチングさせ、幅が200nm以上の広いテラス表面を得た。その表面に対してAFMを用いてラフネス評価を行ったところRMSが0.05nm以下の原子的平坦面が形成できていることを確認した。このような原子的平坦面に対して、MOSFET試作のための様々なプロセスを施して平坦性の変化を確認したところ、熱酸化、アッシング、イオン注入マスクとしてのプラズマCVD酸化膜堆積、イオン注入後の活性化アニールにおいてラフネスが平坦性が劣化することを確認した。すなわちMOSFET作製のためのプロセスフローとしては基板のイオン注入、活性化熱処理後、ゲート酸化膜形成を行う直前に、表面を平坦化する必要があることを明らかにした。 さらにa面(11-20)、m面(1-100)に対して酸化膜界面のNO熱処理およびWet酸化を行ったMOSFETを作製し、ホール効果測定により移動度を評価したところ、a面Wet酸化品において顕著な移動度向上効果が確認された。加えてそれらの試料の酸化膜を剥離し、界面の平坦性をAFMを用いて測定した結果、他の3試料の界面平坦性はRMS=0.105nm程度であったのに対し、a面Wet酸化品のみRMS=0.90nmと有意にラフネスが低減していることが分かった。この結果は本研究はSiCの界面平坦性が特異な散乱体の起源であるという本研究の方向性が妥当であることを示唆している。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
初年度は概ね研究計画書の通りに研究を進められており、SiC表面の原子的平坦化とMOSFET作製のための各種要素技術が原子的平坦表面に与える影響を確認できた。さらにSiC界面の特異な散乱と界面平坦性の相関に関する予備実験も進められたことから、概ね順調に進展しているとした。
|
Strategy for Future Research Activity |
初年度は原子的平坦SiC表面の作製とMOSFETの各要素技術が平坦性に与える影響を調査した。次年度以降は得られた知見をもとに原子的平坦SiC表面を維持したままMOSFET作製を行うためのプロセスインテグレーションを行い、さらにエピ成長技術も用いて原子平坦領域の拡大を図り、本研究の目的であるSiC特有の散乱体の原理検証と低減につなげていく。
|
Report
(1 results)
Research Products
(1 results)