| Project/Area Number |
21K04172
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
|---|
| Research Institution | Tokyo Institute of Technology |
|---|
Principal Investigator |
星井 拓也 東京工業大学, 工学院, 助教 (20611049)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
筒井 一生 東京工業大学, 科学技術創成研究院, 教授 (60188589)
中島 昭 国立研究開発法人産業技術総合研究所, エネルギー・環境領域, 主任研究員 (60450657)
|
|---|
| Project Period (FY) |
2021-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,030,000 (Direct Cost: ¥3,100,000、Indirect Cost: ¥930,000)
Fiscal Year 2024: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
Fiscal Year 2023: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2022: ¥650,000 (Direct Cost: ¥500,000、Indirect Cost: ¥150,000)
Fiscal Year 2021: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
|
|---|
| Keywords | 電子デバイス / 半導体 / パワーデバイス |
|---|
| Outline of Research at the Start |
まず基礎的な検証として、機械的に曲げ応力による2DHGへの歪みの効果を系統的に検証する。続いて局所的なストレス印加膜を探索し、その効果が上記の結果からどのように解釈しうるかを検証し、より大きなひずみによる移動度向上を狙う。さらに上のストレス印加膜の形成過程がデバイス特性に与える影響を検証し、良質なMIS界面特性の獲得と歪みの印加を両立するプロセスを開発する。以上の手法により、2DHG移動度とMIS界面特性を改善し、集積可能なpチャネルデバイスの高性能化を実現する。
|
| Outline of Annual Research Achievements |
窒化ガリウム(GaN)はパワーデバイスとして高い性能指数を持つワイドバンドギャップ半導体であり、本研究は完全集積型GaNパワーデバイス実現に向けて重要となるpチャネルデバイスの性能向上を目指すものである。昨年度の成果である窒素プラズマを利用した原子層エッチング(ALE)を用いたpチャネル素子では二次元正孔ガス(2DHG)とMOS界面の蓄積正孔の二種類の正孔チャネルを利用でき、高い電流駆動力を示した。しかしながら分極電荷などをチャネルとして用いる蓄積型電子デバイスに共通する課題としてノーマリオフ特性の獲得があり、昨年度に製作したpチャネル素子では特にゲート電極から距離の離れた2DHGの空乏化によるオフ状態の実現が困難であった。そこで本年度は絶縁膜に電荷トラップ層を導入することで、閾値の制御を試みた。デバイス構造の最適化などは十分でないものの、ノーマリオフ動作の実現に成功し、バックゲートによる閾値制御に比べて、移動度の劣化が少なくリーク電流の増加も防げるという優位性を示した。閾値の制御はゲート電極に十分な負電圧を印加し、ホールを電荷トラップ層に捕獲・保持することで行う。本年度に作製したデバイスではゲート電圧が0Vの状態であれば、少なくとも3000秒は次のゲート電圧操作までノーマリオフ特性を維持した。この成果は、GaN CMOS回路の実現のために乗り越えるべき課題において、本研究が本来目的としていた移動度の向上による性能向上以上に重要かつ有意義であると言える。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本来の計画として想定していた歪み印加膜については複数回の試行を行ったものの再現性のある有意な結果を得られなかったが、並行して検討していた電荷トラップ構造により閾値制御に成功したことは成果として大きいと考える。
以上のことから当初の研究計画における想定からの違いは大きいものの、研究目的に対しては、おおむね順調な成果を得ていると言える。
|
| Strategy for Future Research Activity |
歪み印加膜の再現性について初期膜の形成条件とGaN層の厚さによる影響が懸念される。本年度はこの点から歪み導入による移動度向上にアプローチする。加えて電荷トラップ層による閾値制御は同様の構造でnチャネルにも適用できる可能性があることから、これを利用してCMOS動作の実証も試みる。
|
