Analog Digital Mixed-Signal Integrated Circuit Architecture based on Integer Theory
Project/Area Number |
21K04190
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Allocation Type | Multi-year Fund |
Section | 一般 |
Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
Research Institution | Gunma University |
Principal Investigator |
小林 春夫 群馬大学, その他部局等, 名誉教授 (20292625)
|
Co-Investigator(Kenkyū-buntansha) |
桑名 杏奈 和洋女子大学, 看護学部, 准教授 (00624628)
|
Project Period (FY) |
2021-04-01 – 2025-03-31
|
Project Status |
Granted (Fiscal Year 2023)
|
Budget Amount *help |
¥3,900,000 (Direct Cost: ¥3,000,000、Indirect Cost: ¥900,000)
Fiscal Year 2023: ¥520,000 (Direct Cost: ¥400,000、Indirect Cost: ¥120,000)
Fiscal Year 2022: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
Fiscal Year 2021: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
|
Keywords | アナログデジタル混載集積回路 / 整数論 / AD変換器 / DA変換器 / 時間デジタイザ回路 / AD変換器テスト技術 / 波形サンプリング技術 / アナログ信号処理技術 / ダイナミックマッチング / AD変換器の評価技術 / 非同期逐次比較AD変換器 / 緩和DA変換器 / アナログ回路 / デジタル回路 / 集積回路 / 古典数学 |
Outline of Research at the Start |
整数論に示されているよう整数には面白い性質がたくさんある。しかしアナログ・デジタル変換回路(AD変換器)やデジタル・アナログ変換回路(DA変換器)等のアナログ・デジタル混載回路の設計ではそれを積極的に利用した方法論はほとんどない。整数の面白い性質を積極的に利用してアナログ・デジタル混載回路の新規アーキテクチャおよびその有効なテスト手法を研究する。半分がデジタル回路であるアナログ・デジタル混載回路の設計とテスト技術に整数の面白い性質を活用できる可能性がある。勘と経験の世界であったこの分野の設計に整数論を理論的・体系的に適用し、高性能な回路構成を考案していく。
|
Outline of Annual Research Achievements |
(1) AD変換器のテスト評価技術でコヒーレントサンプリングを用いて効率的に行う場合、入力周波数とサンプリング周波数の「互いに素でなければならない」という関係の条件を剰余系の理論を用いて証明・説明した。成果を国内研究会で発表した。AD変換器の実用的・経験的なテスト技術の理論化を行うことができた。 (2) 冗長性をもったAD変換器のいくつかのデジタル誤差補正アルゴリズムの共通構造(正確な下位ビット情報をもとに上位ビットを補正する)を整数論を用いて考察し国内研究会で発表した。デジタル加算器での下位ビットから桁上げをしながら計算を行うことと共通であることをみいだした。このAD変換器デジタル誤差補正技術はこれまで個別技術としていくつも開発されてきたが、その体系化の端緒になる成果である。 (3) 産業界と協力して、矩形波のフーリエ級数展開に基づき奇数次高調波をキャンセルし歪の小さい信号を比較的容易な回路(矩形波生成回路、分周回路、加算回路、簡易なフィルタ)で生成する方式を検討し、シミュレーション・実験検証および研究成果の論文発表を行った。またこの方式とデジタルプレデストーション技術を組み合わせてさらに歪を小さくする信号発生技術を検討し、成果の国際学会での発表を行った。これらはAD変換器の低コストで高精度なテスト評価技術として用いることができる。 (4) AD/DA変換器、画像処理等でのアナログ信号処理回路として用いる抵抗ネットワーク回路の解析を線形代数、整数論を用いて行ない、成果を国際学会、国内学会で発表した。アナログ信号処理技術として抵抗ネットワークが広く用いられているが、その理論的な体系化につながる。また、抵抗と容量から成る弛緩DA変換器の新しい構成を考案シミュレーション検証、論文発表を行った。 (5) これまでのこの分野の研究成果のまとめを国際学会およびジャーナル論文で発表した。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度もいくつかの新規な結果を得て外部発表を行うことができた。具体的には以下の通り。 (1) AD変換器の効率的テスト評価技術としてコヒーレントサンプリングの際の入力周波数とサンプリング周波数の関係を剰余系を用いて理論化できた。 (2) 冗長性をもつAD変換器のいくつかのデジタル誤差補正アルゴリズム間の共通構造を見出した。 (3) 矩形波を入力とし比較的簡単はデジタル回路による歪キャンセルとアナログフィルタにより低歪正弦波を出力する方式を矩形波のフーリエ変換をベースに導出し、実験検証まで行った。 (4) 抵抗ネットワークの解析、抵抗と容量からなる弛緩DA変換器の新構成の導出およびこれらのシミュレーション検証を行った。 (5) 過年度の結果も交えてこれまでの研究成果のまとめの論文を発表した。
|
Strategy for Future Research Activity |
現在進行中の研究は以下の通り。これらを他機関とも連携しながら研究を行い、得られた成果を外部発表していく。 (1) 抵抗ネットワークに基づく新方式の非同期逐次比較近似AD変換器のシミュレーション検証。 (2)RCネットワークに基づく弛緩DA変換器のスイッチドキャパシタ回路での実現する方式のシミュレーション検証。 (3) AD変換器のデジタル誤差補正アルゴリズムに加えてデジタル自己校正アルゴリズムの体系化・一般化の検討。
|
Report
(3 results)
Research Products
(50 results)
-
-
[Journal Article] Low distortion sine wave generator with simple harmonics cancellation circuit and filter for analog device testing2023
Author(s)
Shogo Katayama, Takayuki Nakatani, Daisuke Iimori, Misaki Takagi, Yujie Zhao, Anna Kuwana, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Kentaroh Katoh, Kazumi Hatayama, Haruo Kobayashi
-
Journal Title
IEICE Electronics Express
Volume: 20
Issue: 1
Pages: 20220470-20220470
DOI
ISSN
1349-2543
Year and Date
2023-01-10
Related Report
Peer Reviewed / Open Access
-
-
[Journal Article] Unit cell mismatch scrambling method for high-resolution unary DAC based on virtual 3D layout2022
Author(s)
Dan Yao, Xuanyan Bai, Shogo Katayama, Anna Kuwana, Kazuyuki Kawauchi, Haruo Kobayashi, Kouji Hirai, Akira Suzuki, Satoshi Yamada, Tomoyuki Kato, Ritsuko Kitakoga, Takeshi Shimamura, Gopal Adhikari, Nobuto Ono, Kazuhiro Miura, Shigeya Yamaguchi
-
Journal Title
IEICE Electronics Express
Volume: 19
Issue: 24
Pages: 20220430-20220430
DOI
ISSN
1349-2543
Year and Date
2022-12-25
Related Report
Peer Reviewed / Open Access
-
-
[Journal Article] Self-Calibration of Two Reference Voltages Ratio For Two-Step Incremental Delta-Sigma ADC2022
Author(s)
Lengkhang Nengvang, Shogo Katayama, Jianglin Wei, Lei Sha, Tri Minh Tran, Anna Kuwana, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Katsuaki Morishita, Haruo Kobayashi
-
Journal Title
Journal of Mechanical and Electrical Intelligent System
Volume: 5
Pages: 7-19
Related Report
Peer Reviewed / Open Access
-
[Journal Article] Charge Domain Folding ADC for Multi-bit ΔΣ AD Modulator2022
Author(s)
Xiongyan Li, Tianrui Feng, Lengkhang Nengvang, Haijun Lin, Shogo Katayama, Jianglin Wei, Anna Kuwana, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Katsuaki Morishita, Haruo Kobayashi
-
Journal Title
Journal of Technology and Social Science
Volume: 2
Pages: 27-37
Related Report
Peer Reviewed / Open Access / Int'l Joint Research
-
-
-
[Journal Article] Revisit to Histogram Method for ADC Linearity Test: Examination of Input Signal and Ratio of Input and Sampling Frequencies2022
Author(s)
Yujie Zhao, Kentaroh Katoh, Anna Kuwana, Shogo Katayama, Jianglin Wei, Haruo Kobayashi, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa
-
Journal Title
Journal of Electronic Testing: Theory and Applications, Springer
Volume: 8
Issue: 1
Pages: 1-100
DOI
Related Report
Peer Reviewed / Open Access
-
[Journal Article] Metallic Ratio Equivalent-Time Sampling and Application to TDC Linearity Calibration2022
Author(s)
Shuhei Yamamoto, Yuto Sasaki, Yujie Zhao, Anna Kuwana, Kentaroh Katoh, Zheming Zhang, Jianglin Wei, Tri Minh Tran, Shogo Katayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa,Takayuki Nakatani, Kazumi Hatayama, Haruo Kobayashi
-
Journal Title
IEEE Transactions on Device and Materials Reliability
Volume: 1
Issue: 2
Pages: 1-100
DOI
Related Report
Peer Reviewed / Open Access
-
-
-
-
-
-
-
-
-
[Presentation] Back to the Analog Neural Network and Linear Circuit Theory"2023
Author(s)
Haruo Kobayashi, Manato Hirai, Kakeru Otomo, Shogo Katayama, Xueyan Bai, Masashi Chiba, Zifei Xu, Dan Yao, Lengkhang Nengvang, Minh Tri Tran, Kanji Yoshihiro, Anna Kuwana, Takato Ooide, Hiroshi Tanimoto, Yuji Gendai, Jianglin Wei
Organizer
IEEE 15th International Conference on ASIC
Related Report
Int'l Joint Research / Invited
-
[Presentation] Low Distortion Sinusoidal Signal Generator with Harmonics Cancellation Using Two Types of Digital Predistortion2023
Author(s)
Keno Sato, Takayuki Nakatani, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Shogo Katayama, Daisuke Iimori, Misaki Takagi, Yujie Zhao, Shuhei Yamamoto, Anna Kuwana, Kentaroh Katoh, Kazumi Hatayama and Haruo Kobayashi
Organizer
IEEE 53th International Test Conference
Related Report
Int'l Joint Research
-
[Presentation] Revisit to RC Linear Circuit Theory2023
Author(s)
Haruo Kobayashi, Kakeru Otomo, Lengkhang Nengvang, Masashi Chiba, Shogo Katayama, Kanji Yoshihiro, Anna Kuwana, Takato Ooide, Hiroshi Tanimoto
Organizer
12th International Conference on Communications, Circuits and Systems
Related Report
Int'l Joint Research / Invited
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
-
[Presentation] Metallic Ratio Equivalent-Time Sampling: A Highly Efficient Waveform Acquisition Method2021
Author(s)
Shuhei Yamamoto, Yuto Sasaki, Yujie Zhao, Jianglin Wei, Anna Kuwana, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Takayuki Nakatani, Tri Tran, Shogo Katayama, Kazumi Hatayama, Haruo Kobayashi
Organizer
the 27th IEEE International Symposium on On-Line Testing and Robust System Design
Related Report
Int'l Joint Research
-
-
-
-
[Presentation] Input Signal and Sampling Frequencies Requirements for Efficient ADC Testing with Histogram Method2021
Author(s)
Yujie Zhao, Anna Kuwana, Shuhei Yamamoto, Yuto Sasaki, Haruo Kobayashi, Tri Minh Tran, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa, Jianglin Wei, Shogo Katayama
Organizer
The 36th International Technical Conference on Circuits/Systems, Computers and Communications
Related Report
Int'l Joint Research
-
[Presentation] Folding ADC for Multi-bit ΔΣ AD Modulator2021
Author(s)
Xiongyan Li, Tianrui Feng, Lengkhang Nengvang, Shogo Katayama, Jianglin Wei, Haijun Lin, Kazufumi Naganuma, Kiyoshi Sasai, Junichi Saito, Anna Kuwana, Haruo Kobayashi
Organizer
International Conference on Analog VLSI Circuits
Related Report
Int'l Joint Research
-
[Presentation] Code Selective Histogram Method: Two-Tone Signal for ADC Linearity Test Time Reduction2021
Author(s)
Yujie Zhao, Anna Kuwana, Shogo Katayama, Jianglin Wei, Haruo Kobayashi, Takayuki Nakatani, Kazumi Hatayama, Keno Sato, Takashi Ishida, Toshiyuki Okamoto, Tamotsu Ichikawa,
Organizer
International Conference on Analog VLSI Circuits
Related Report
Int'l Joint Research
-
[Presentation] Segmented DAC Unit Cell Selection Algorithm and Layout/Routing Based on Euler's Knight Tour2021
Author(s)
Dan Yao, Xueyan Bai, Anna Kuwana, Kazuyuki Kawauchi, Masashi Higashino, Haruo Kobayashi, Akira Suzuki, Satoshi Yamada, Tomoyuki Kato, Nobuto Ono, Kazuhiro Miura, Kouji Hirai, Ritsuko Kitakoga,
Organizer
International Conference on Analog VLSI Circuits
Related Report
Int'l Joint Research
-
-
-
-
-
[Presentation] ヒストグラム法による効率的ADC試験のための入力周波数とサンプリング周波数の関係の検討2021
Author(s)
趙宇杰, 桑名 杏奈, 山本修平, 佐々木 優斗, 小林 春夫, チャン ミン チー, 片山翔吾, 魏江林, 中谷 隆之, 畠山 一実, 佐藤 賢央, 石田 嵩, 岡本 智之, 市川 保
Organizer
第83回FTC研究会
Related Report