| Project/Area Number |
21K17721
|
|---|
| Research Category |
Grant-in-Aid for Early-Career Scientists
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Kochi University of Technology (2023)
The University of Tokyo (2021-2022) |
|---|
Principal Investigator |
廖 望 高知工科大学, システム工学群, 講師 (70846683)
|
|---|
| Project Period (FY) |
2021-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
Fiscal Year 2023: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2022: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
Fiscal Year 2021: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
|
|---|
| Keywords | FPGA / ソフトエラー / 宇宙応用 / 信頼性設計 / 回路設計 |
|---|
| Outline of Research at the Start |
宇宙開発の加速により、宇宙機器に搭載する半導体デバイスの性能向上が求められている。宇宙環境では、高密度放射線によって生じる大量の一過性の誤動作（ソフトエラー）が主要問題であるため、宇宙応用に最も有望視される最先端商用デバイスは、容易に耐放射線設計を搭載できるユーザ再構成可能な回路(FPGA）である。
本研究では、FPGAにおいてソフトエラーに対して最弱部分である回路構成情報メモリ(SRAM)の保護に着目し、回路の時間・空間的冗長化設計と構成情報訂正を組み合わせる保護技術でFPGAの信頼性を格段に高める。これにより、最先端商用FPGAの宇宙応用に貢献し、宇宙機器の飛躍的な性能向上につなげる。
|
| Outline of Annual Research Achievements |
本研究の目的は、回路の時間および空間的な冗長化設計と構成情報訂正を組み合わせた構成情報保護技術を提案することであり、回路構成情報メモリ（SRAM）に放射線によって生じるソフトエラーの影響を軽減し、宇宙環境での最先端商用FPGAの応用を加速することである。本研究の目的を達成するために、令和5年度は主に二つの進捗を得た：（1）時間冗長性の異なる回路を実装し、SRAMへのエラー挿入および照射実験で故障率を評価した；（2）回路の基本素子であるFFとSRAMのエラー率を測定した。
本年度は、冗長性の異なる二種類の回路を実装した：人工衛星等の宇宙探査機で使用する座標回転式三角関数計算（CORDIC）および、プロセッサと機械学習の積和演算アクセラレータを含むSoCである。CORDICはメモリビットが多く、各ビットがパイプライン方式の計算で常に使用されるため、時間冗長性が少ない回路である。しかし、提案したエラー評価手法でSRAMにエラーを挿入した結果、CORDIC回路は冗長性が少ないにもかかわらず、ビットエラーによるシステム全体の故障率が比較的低いことがわかった。その理由は、メモリビットのデータが主に計算の状態制御に使用されていたことおよび、制御論理にエラー耐性があったと推測される。また、機械学習演算向けのSoCにはメモリの容量および種類が多く、各メモリビットの時間的冗長性もばらつきがある。システム全体の故障率とその原因を分析したところ、命令メモリに発生するソフトエラーが深刻な機能障害を誘発する確率が最も高いことがわかった。
保護回路を実装する際に、SRAMのほかに回路基本要素であるFFも数多く用いられるため、そのエラー率を測定した。エラー誘起能力の弱い中性子ではFFのエラー率がSRAMのエラー率を大幅に下回ったが、誘起能力の強いアルファ線では、双方のエラー率が同等であることがわかった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
予定通りに回路の実装およびエラー挿入による評価は行ったため、課題は概ねに順調に進められている。
|
| Strategy for Future Research Activity |
今まで実装した回路を用いて、提案した冗長性と故障率のモデリング方法を検証する。また、今まではFPGAをブラックとして扱ってきたが、オープンソースのFPGAアーキテクチャを用いて、SRAMビットがアーキテクチャで果たす役割とその時間的冗長性の関係を評価し、保護回路の保護対象の重点化に取り組む。
|
