• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

高精度と高性能を両立するオーバークロッキング近似計算回路の高位合成

Research Project

Project/Area Number 21K19776
Research Category

Grant-in-Aid for Challenging Research (Exploratory)

Allocation TypeMulti-year Fund
Review Section Medium-sized Section 60:Information science, computer engineering, and related fields
Research InstitutionRitsumeikan University

Principal Investigator

冨山 宏之  立命館大学, 理工学部, 教授 (80362292)

Project Period (FY) 2021-07-09 – 2025-03-31
Project Status Granted (Fiscal Year 2023)
Budget Amount *help
¥6,240,000 (Direct Cost: ¥4,800,000、Indirect Cost: ¥1,440,000)
Fiscal Year 2023: ¥2,210,000 (Direct Cost: ¥1,700,000、Indirect Cost: ¥510,000)
Fiscal Year 2022: ¥2,210,000 (Direct Cost: ¥1,700,000、Indirect Cost: ¥510,000)
Fiscal Year 2021: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
Keywords近似計算 / 高位合成 / 設計自動化
Outline of Research at the Start

性能と計算精度を高い次元で柔軟にトレードオフすることが可能なLSIの高位合成技術を開発する。本研究の成果により設計されるLSIは、低いクロック周波数で動作させると誤差のない厳密な計算を行う。一方、周波数を高めて高速に動作させると、計算誤差が生じるものの、極力誤差が小さくなるような工夫が施されている。本研究により、機械学習やメディア処理などを高速に実行する組込みシステム/IoTシステムを実現することが可能となる。

Outline of Annual Research Achievements

本研究の目的は、性能と計算精度を高い次元で柔軟にトレードオフすることが可能なオーバークロッキング近似計算回路の高位合成技術を開発することである。
1年目の2021年度は、オーバークロッキング近似計算回路の計算誤差を最小化することを目的として、既存の高位合成技術を再評価した。また、FPGAを対象としてオーバークロッキング可能な乗算器を開発した。2年目の2022年度は、演算のマルチサイクリングとチェイニングを組み合わせる新しい高位合成スケジューリング手法を開発した。また、FPGAを対象として、オーバークロッキング可能な近似加算器を開発した。
3年目の2023年度は、1~2年目の成果を踏まえ、高位合成の事例研究、ならびに、FPGA向け高速な乗算器の開発を行った。その結果、以下の成果が得られた。
(a) 高位合成の事例研究の題材として、AES暗号化回路を用いた。高位合成により、最大動作クロック周波数が異なる複数のAES回路を設計した。設計した回路に対して、典型的な評価指標である性能、面積、消費電力に加え、サイドチャネル攻撃耐性を評価した。これにより、クロック周波数とサイドチャネル攻撃耐性の相関を解析した。
(b) 1年目に開発したFPGA向け近似乗算器に着想を得て、計算誤差がなく高速に計算する乗算器を開発した。
これらの成果は、1編の査読付き国際ジャーナル論文、5編の査読付き国際会議論文、3編の国内学会論文として公表した。さらに、もう1編、査読付き国際ジャーナルに採録が決定している。

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

本研究の主眼はオーバークロッキング近似計算回路の高位合成である。当初の計画通り、2年目の2022年度に、オーバークロッキング、マルチサイクリング、および、チェイニングの3つの技術を組み合わせることで、時間制約と資源制約のもとで出力誤差を最小化する新しい高位合成手法を開発した。3年目も、当初の計画通り、高位合成の設計事例研究を行うと同時に、ハードウェアセキュリティ分野などへの新しい展開を進めた。
国内学会、国際会議、および、論文誌での発表実績も順調に積み重ねている。

Strategy for Future Research Activity

当初の計画では、本研究は2021年度から2023年度の3年間で実施する計画であった。しかしながら、(a)一定の成果が得られてはいるものの、2023年度内で論文発表にまで至らなかった研究や、(b)当初の研究計画には含まれていなかったが、研究の過程において新たな着想を得て、発展しつつある研究などがあり、これらを完成させるために研究期間を1年延長した。完成に向けて丁寧に研究を進め、2024年度内に成果を発信する。

Report

(3 results)
  • 2023 Research-status Report
  • 2022 Research-status Report
  • 2021 Research-status Report
  • Research Products

    (36 results)

All 2024 2023 2022 2021 Other

All Journal Article (3 results) (of which Peer Reviewed: 3 results,  Open Access: 3 results) Presentation (31 results) (of which Int'l Joint Research: 16 results) Remarks (2 results)

  • [Journal Article] Empirical Analysis of Power Side-Channel Leakage of High-Level Synthesis Designed AES Circuits2023

    • Author(s)
      Takumi Mizuno, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Journal Title

      International Journal of Reconfigurable and Embedded Systems

      Volume: 12 Issue: 3 Pages: 305-319

    • DOI

      10.11591/ijres.v12.i3.pp305-319

    • Related Report
      2023 Research-status Report
    • Peer Reviewed / Open Access
  • [Journal Article] Side Channel Power Analysis Resistance Evaluation of Masked Adders on FPGA2023

    • Author(s)
      Yilin Zhao, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Journal Title

      International Journal of Reconfigurable and Embedded Systems

      Volume: 12 (1) Issue: 1 Pages: 97-112

    • DOI

      10.11591/ijres.v12.i1.pp97-112

    • Related Report
      2022 Research-status Report
    • Peer Reviewed / Open Access
  • [Journal Article] ILP-based and Heuristic Scheduling Techniques for Variable-Cycle Approximate Functional Units in High-Level Synthesis2022

    • Author(s)
      Koyu Ohata, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Journal Title

      Computers

      Volume: 11 (10) Issue: 10 Pages: 146-146

    • DOI

      10.3390/computers11100146

    • Related Report
      2022 Research-status Report
    • Peer Reviewed / Open Access
  • [Presentation] Impacts of Clock Frequency and Sampling Intervals on Power Side-Channel Leakage of AES Circuits2024

    • Author(s)
      Yuto Miura, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Conference on Electronics, Information, and Communication
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Fast 32-bit and 48-bit Multipliers for FPGA2024

    • Author(s)
      Wakana Ohashi, Aoi Yamaguchi, Hiroki Nishikawa, Hiroyuki Tomiyama
    • Organizer
      International Conference on Electronics, Information, and Communication
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] RTOS利用システムのフルハードウェア化における状態レジスタの最適化による回路規模削減2024

    • Author(s)
      三上啓, 石浦菜岐佐, 冨山宏之, 神原弘之
    • Organizer
      電子情報通信学会VLD/RECONF研究会
    • Related Report
      2023 Research-status Report
  • [Presentation] Automatic Generation of Management Module for Full Hardware Implementation of RTOS-Based Systems2023

    • Author(s)
      Hiro Minamiguchi, Nagisa Ishiura, Hiroyuki Tomiyama, Hiroyuki Kanbara
    • Organizer
      International Technical Conference on Circuits/Systems, Computers, and Communications
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Design and Evaluation of AES Encryption Circuits with Various S-Box Implementations2023

    • Author(s)
      Taosong Zhao, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Symposium on Advanced Technologies and Applications in the Internet of Things
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] Simulation-based Analysis of Power Side-Channel Leakage at Different Sampling Intervals2023

    • Author(s)
      Yuto Miura, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Workshop on Advances in Networking and Computing
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] FPGAを対象とした高速な32ビットおよび48ビットの乗算器2023

    • Author(s)
      大橋和奏, 山口葵生, 西川広記, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
    • Related Report
      2023 Research-status Report
  • [Presentation] 電力のサンプリング間隔がAES回路のサイドチャネルリーク量に与える影響の評価2023

    • Author(s)
      三浦佑斗, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
    • Related Report
      2023 Research-status Report
  • [Presentation] Empirical Analysis of Side-Channel Attack Resistance of HLS-Designed AES Circuits2023

    • Author(s)
      Takumi Mizuno, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Conference on Electronics, Information, and Communication
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research
  • [Presentation] Impacts of Clock Constraints on Side-Channel Leakage of HLS-Designed AES Circuits2023

    • Author(s)
      Yuto Miura, Takumi Mizuno, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Conference on Electronics, Information, and Communication
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research
  • [Presentation] A Heuristic Scheduling Algorithm with Variable Cycle Approximate Functional Units in High Level Synthesis2022

    • Author(s)
      Koyu Ohata, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Symposium on Advanced Technologies and Applications in the Internet of Things
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research
  • [Presentation] An Accuracy Controllable Approximate Adder for FPGAs2022

    • Author(s)
      Masaki Sano, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Tongxin Yang, Tomoaki Ukezono, Toshinori Sato
    • Organizer
      International Symposium on Advanced Technologies and Applications in the Internet of Things
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research
  • [Presentation] Evaluation of Power Analysis Attack Resistance of Masked Adders on FPGA2022

    • Author(s)
      Yilin Zhao, Qidi Zhang, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International Symposium on Advanced Technologies and Applications in the Internet of Things
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research
  • [Presentation] Full Hardware Implementation of RTOS-Based Systems Using General High-Level Synthesizer2022

    • Author(s)
      Takuya Ando, Iori Muguruma, Yugo Ishii, Nagisa Ishiura, Hiroyuki Tomiyama, Hiroyuki Kanbara
    • Organizer
      Workshop on Synthesis and System Integration of Mixed Information Technologies
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research
  • [Presentation] RTOS利用システムのフルハードウェア化における管理ハードウェアの自動生成2022

    • Author(s)
      南口比呂, 石浦菜岐佐, 冨山宏之, 神原弘之
    • Organizer
      情報処理学会DAシンポジウム
    • Related Report
      2022 Research-status Report
  • [Presentation] RISC-Vプロセッサへの乱数生成命令の追加2022

    • Author(s)
      志摩和毅, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      組込みシステム技術に関するサマーワークショップ
    • Related Report
      2022 Research-status Report
  • [Presentation] クロック制約がAES回路の電力解析攻撃耐性に与える影響の評価2022

    • Author(s)
      三浦佑斗, 水野拓己, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
    • Related Report
      2022 Research-status Report
  • [Presentation] 高位合成で設計されたAES回路のサイドチャネル攻撃耐性の評価2022

    • Author(s)
      水野拓己, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
    • Related Report
      2022 Research-status Report
  • [Presentation] FPGAにおけるマスキングを施した加算器の電力解析攻撃耐性の評価2022

    • Author(s)
      趙意琳, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
    • Related Report
      2022 Research-status Report
  • [Presentation] RTOS利用システムの汎用高位合成系を用いたフルハードウェア化2022

    • Author(s)
      安堂拓也, 石井雄吾, 石浦菜岐佐, 冨山宏之, 神原弘之
    • Organizer
      電子情報通信学会VLD/CPSY/RECONF/情報処理学会SLDM/ARC研究会
    • Related Report
      2021 Research-status Report
  • [Presentation] 高位合成における可変サイクル近似演算のヒューリスティックスケジューリングアルゴリズム2022

    • Author(s)
      大幡孝融, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      電子情報通信学会VLD/HWS研究会
    • Related Report
      2021 Research-status Report
  • [Presentation] Impacts of HLS Optimizations on Side-Channel Leakage for AES Circuits2021

    • Author(s)
      Takumi Mizuno, Qidi Zhang, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International SoC Design Conference (ISOCC)
    • Related Report
      2021 Research-status Report
    • Int'l Joint Research
  • [Presentation] Design of a 32-bit Accuracy-Controllable Approximate Multiplier for FPGAs2021

    • Author(s)
      Masaki Sano, Kenta Shirane, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama, Tongxin Yang, Tomoaki Ukezono
    • Organizer
      International SoC Design Conference (ISOCC)
    • Related Report
      2021 Research-status Report
    • Int'l Joint Research
  • [Presentation] Scheduling with Variable-Cycle Approximate Functional Units in High-Level Synthesis2021

    • Author(s)
      Koyu Ohata, Kenta Shirane, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International SoC Design Conference (ISOCC)
    • Related Report
      2021 Research-status Report
    • Int'l Joint Research
  • [Presentation] Power Side-Channel Analysis for Different Adders on FPGA2021

    • Author(s)
      Yilin Zhao, Qidi Zhang, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International SoC Design Conference (ISOCC)
    • Related Report
      2021 Research-status Report
    • Int'l Joint Research
  • [Presentation] High-Level Synthesis of Approximate Computing Circuits with Dual Accuracy Modes2021

    • Author(s)
      Kenta Shirane, Hiroki Nishikawa, Xiangbo Kong, Hiroyuki Tomiyama
    • Organizer
      International SoC Design Conference (ISOCC)
    • Related Report
      2021 Research-status Report
    • Int'l Joint Research
  • [Presentation] 高位合成における可変サイクル近似演算のスケジューリング2021

    • Author(s)
      大幡孝融, 白根健太, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      回路とシステムワークショップ
    • Related Report
      2021 Research-status Report
  • [Presentation] FPGA向け32ビット可変精度近似乗算器の設計と解析2021

    • Author(s)
      佐野正樹, 白根健太, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      回路とシステムワークショップ
    • Related Report
      2021 Research-status Report
  • [Presentation] MEDAバイオチップにおける使用面積の最小化2021

    • Author(s)
      城千春, 西川広記, 孔祥博, 冨山宏之, 山下茂
    • Organizer
      回路とシステムワークショップ
    • Related Report
      2021 Research-status Report
  • [Presentation] FPGAにおける加算器の電力解析攻撃耐性の評価2021

    • Author(s)
      趙意琳, 張啓迪, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
    • Related Report
      2021 Research-status Report
  • [Presentation] 高位合成における最適化のサイドチャネル攻撃耐性への影響2021

    • Author(s)
      水野拓己, 張啓迪, 西川広記, 孔祥博, 冨山宏之
    • Organizer
      情報処理学会組込みシステム研究会
    • Related Report
      2021 Research-status Report
  • [Remarks] 立命館大学 システムレベル設計方法論研究室

    • URL

      https://www-ja.tomiyama-lab.org/

    • Related Report
      2023 Research-status Report 2022 Research-status Report
  • [Remarks] 立命館大学 システムレベル設計方法論研究室

    • URL

      http://www-ja.tomiyama-lab.org/

    • Related Report
      2021 Research-status Report

URL: 

Published: 2021-07-13   Modified: 2024-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi