Project/Area Number |
22K03666
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Allocation Type | Multi-year Fund |
Section | 一般 |
Review Section |
Basic Section 15020:Experimental studies related to particle-, nuclear-, cosmic ray and astro-physics
|
Research Institution | High Energy Accelerator Research Organization |
Principal Investigator |
浜田 英太郎 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 技師 (70708479)
|
Co-Investigator(Kenkyū-buntansha) |
宮原 正也 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 准教授 (90551705)
内之八重 広宜 大学共同利用機関法人高エネルギー加速器研究機構, 素粒子原子核研究所, 技師 (10883837)
|
Project Period (FY) |
2022-04-01 – 2025-03-31
|
Project Status |
Granted (Fiscal Year 2022)
|
Budget Amount *help |
¥3,380,000 (Direct Cost: ¥2,600,000、Indirect Cost: ¥780,000)
Fiscal Year 2024: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2023: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
Fiscal Year 2022: ¥390,000 (Direct Cost: ¥300,000、Indirect Cost: ¥90,000)
|
Keywords | FPGA / SEU / 集積回路 / ソフトエラー / パーシャルリコンフィグレーション |
Outline of Research at the Start |
FPGAには、粒子が入射すると回路構成用メモリが変更されてしまう問題(SEU)がある。素粒子原子核実験においては、FPGAに自動修正回路を組み込むことがSEUへの一般的な対策である。しかし、この方法だと瞬時に多ビットのSEUが生じる場合等に修正不可のエラー(URE)が発生し、FPGAの信頼性と稼働率が損なわれてしまう。 本研究では、SEU修正用ASICを開発する。FPGAに多ビットのSEUが生じた場合でも、このASICが元の状態に戻し、URE発生を抑制させる。また、このASICを3.3MGyのガンマ線に曝されたとしても支障がないよう設計し、高放射線環境下での利用を可能にさせる。
|
Outline of Annual Research Achievements |
FPGAには高エネルギーの粒子が入射すると回路構成用メモリが変更されてしまう問題(SEU)がある。これまで多くの実験で、FPGA製造元が用意した自動修正回路を組み込むことで対応してきたが、この方法だと多ビットのエラー発生した場合等でエラーを修正できなくなってしまい、FPGAの信頼性と稼働率が損なわれてしまう。本研究では、これらの状況を防ぐためのSEU修正用ASICを開発する。このSEU修正用ASIC回路は対象のFPGAの近くに配置され、FPGAと信号をやり取りすることで、FPGA内に発生したSEUによるエラーを自動で修正する。
今年度はSEU修正回路を設計し、ASICではなくFPGAに組み込んで試験を実施した。このSEU修正回路には、FPGA内の全ての回路構成用メモリをスキャンし、取得した回路データ情報からSEUにより発生したエラーを特定することができる。また、SEU修正回路にはパーシャルリコンフィグレーション(FPGAを停止させることなく、一部のデザインを再コンフィグレーションする)させる機能を有しており、ファームウェアの再ダウンロードさせることなく、SEUによってエラーが発生したメモリの自動修復が可能である。このSEU修正回路には小規模なプロセッサを採用している。そのため、処理内容プログラムを変えることで、様々な種類のFPGAにも対応できる。さらに、SEU修正回路をASICへ移行した場合でも、回路の処理を微調整できるような工夫も施されている。
FPGAに疑似的なエラーを発生させ、SEU修正回路の機能試験を実施した。この試験により、1ビットのエラーでも多ビットのエラーでも期待通りに修正できることを確認できた。また、神戸大学タンデム加速器における中性子照射試験を実施し、FPGAの再ダウンロードさせることなく、SEUによるエラーを修正できることも確認できた。
|
Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
SEU修正回路をFPGAに組みこみ、期待通りに動作することを確認した。実際に加速器を用いた試験を実施し、多ビットエラーも修正できることを確認できた。回路設計にて細かい部分が残っているが、加速器を用いた試験を必要としない部分であるため、おおむね順調に進んでいると判断した。
|
Strategy for Future Research Activity |
研究計画の通り、FPGAに組み込んだSEU修正回路のASIC化を目指す。中性子照射試験を実施し、SEU修正回路の有効性を測る。また、ガンマ線照射試験を実施し、TID耐性を測定する。
|