Project/Area Number |
22K04194
|
Research Category |
Grant-in-Aid for Scientific Research (C)
|
Allocation Type | Multi-year Fund |
Section | 一般 |
Review Section |
Basic Section 21050:Electric and electronic materials-related
|
Research Institution | Foundation for Advancement of International Science (2023) Tohoku University (2022) |
Principal Investigator |
後藤 哲也 公益財団法人国際科学振興財団, その他部局等, 特任研究員 (00359556)
|
Co-Investigator(Kenkyū-buntansha) |
諏訪 智之 東北大学, 未来科学技術共同研究センター, 特任准教授 (70431541)
|
Project Period (FY) |
2022-04-01 – 2024-03-31
|
Project Status |
Discontinued (Fiscal Year 2023)
|
Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2023: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2022: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
|
Keywords | 薄膜トランジスタ / ポリシリコン / しきい値電圧ばらつき / MONOS / 電荷注入 / しきい値電圧チューニング / MONOS型トランジスタ / しきい値電圧制御 / MONOS構造トランジスタ / 自己整合的しきい値電圧制御 |
Outline of Research at the Start |
本研究において、「金属/酸化膜/窒化膜(電荷捕獲膜)/酸化膜/半導体(MONOS)構造トランジスタメモリ技術」をフレキシブル基板上多結晶シリコン(ポリシリコン)薄膜トランジスタ(TFT)へ導入し、しきい値電圧(Vth)を電荷注入により制御可能なTFTを実現する。このTFTを多数アレイ状に集積化し、短時間で電気的特性の統計的評価が可能なテスト回路を作製し、Vthばらつきの統計的評価を行うとともに、窒化膜へ電荷注入を行い多数のTFTのVthを自己整合的に補償・収束させ、均一化する技術を構築する。これにより、安価ガラス基板やフレキシブル基板上に高度な半導体集積回路システムを実現する基本技術を創出し、IoT社会の進展に寄与する。
|
Outline of Annual Research Achievements |
本研究の目的は、フレキシブル対応ポリイミド基板上に、電荷注入によりしきい値電圧Vthの制御が可能な金属/酸化膜/窒化膜(電荷捕獲膜)/酸化膜/半導体(MONOS)型ポリシリコン薄膜トランジスタ(TFT)を実現することであり、さらに、そのMONOS型TFTを多数集積して同時に電荷注入を行い、電荷注入時のトンネル酸化膜中の電界緩和現象を利用し、現在問題となっているVthバラつきを自己収束させ均一化する技術の確立を目指すものである。 まず、MONOS型ポリシリコンTFTを制作するプロセス構築を行った。アモルファスSiを石英基板上へ化学気相成長法(CVD)により堆積し、エキシマレーザーアニールにより結晶化させポリシリコン膜を得た。MONOS構造積層膜は、トンネル酸化膜をまずポリシリコン表面をプラズマ酸化することで形成し、その後プラズマCVDにより電荷蓄積層となるシリコン窒化膜、ブロック層となるシリコン酸化膜を連続成膜することで形成した。ゲート電極はスパッタ成膜によるTiNで形成した。 製作したMONOS型ポリシリコンTFTのゲート電極に、回路動作に実際に用いる電圧に比べて十分大きい電圧を印可することで、電界の向きに応じ、電子もしくはホールをポリシリコンチャネルから電荷蓄積層へ注入して任意にVthを制御可能なことを明らかとした。また、電荷注入により制御したVthは、回路動作時に使用されるレベルの電圧での安定性は劣化しないことも確認できた。 さらに、16TFT素子を用い、実際に電荷注入によるVth分布の均一化できるか検証も行った。それぞれのTFTのVthを事前に測定し、狙いのVthに対して電荷注入時間を算出し、実際に電荷注入を行ったところ、Vthばらつき(標準偏差/平均値)を4.11%から1.33%へ抑制することに成功し、当初提案したコンセプトを実証することができた。
|