ガラス基板上LSIに向けたpoly-Ⅳ族TFTの自己整合3次元集積技術の開発
| Project/Area Number |
22K04247
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
|---|
| Research Institution | Tohoku Gakuin University |
|---|
Principal Investigator |
原 明人 東北学院大学, 工学部, 教授 (20417398)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
鈴木 仁志 東北学院大学, 工学部, 准教授 (70351319)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2022)
|
| Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Fiscal Year 2023: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2022: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
|
|---|
| Keywords | CFET / 3次元集積 / TFT / poly-Si / poly-Ge / ガラス / 薄膜トランジスタ / 3次元 / 集積回路 |
|---|
| Outline of Research at the Start |
ガラス基板上ではpoly-Si TFTやpoly-Ge TFTが有効である。これらを安価かつ簡単なプロセスで3次元自己整合集積する。本申請では、この課題に対し、代表者が背面露光技術を用いて独自開発してきた4T n-ch poly-Si TFT技術やDG p-ch poly-Ge TFT技術を更に発展させ、背面露光によるゲート自己整合技術により、異種TFTの3次元自己整合集積を実現する。これにより、安価ガラス基板上で低価格・低消費電力・高集積デバイスを実現するための基礎技術を確立する。
|
| Outline of Annual Research Achievements |
Poly-Ⅳ族TFTの自己整合3次元集積プロセスの開発：下層にn-ch poly-Si TFT, 上層にダブルゲート(DG) p-ch poly-Ge TFTの自己整合3次元集積を目指している。本技術の最大の特徴は、ガラス基板を用い、背面露光を利用して上下層のゲートを自己整合的に形成することである。2022年度は、この技術の可能性の検証を行った。その結果、ゲートメタルの膜厚の最適化により、上下TFT層の自己整合3次元ゲートメタル形成が可能であることが明らかになった。しかし、断面TEM観察により、剥離が生じることが明らかになった。剥離はゲートメタルで発生する場合があれば、半導体層で発生する場合もあり、原因の解明までには至っていない。このような問題点があるものの、ゲートの３次元自己整合集積が可能であることが明らかになったことの意義は大きい。
Poly-Ge TFTの高性能化：上層のpoly-Ge TFTの性能を向上させるプロセスに取り組んでいる。本研究では、低温で薄膜の非晶質Geの結晶化を実現するため、Cu-MICによる結晶化を行うが、poly-Ge薄膜のCu濃度依存性を平面TEM観察により明らかにした。CuはCu3Geで存在し、Cuの濃度の減少ともにCu3Geの結晶粒サイズが小さくなり、密度が減少することが明らかになった。さらにラマン散乱の結果、Cuの濃度の減少とともに結晶性が悪化することが明らかになった。次に、poly-Ge 薄膜は強いｐ型を示すことから、p-ch TFTを実現するためにはジャンクションレス(JL)構造であることが要求される。そこで、DG JL poly-Ge TFTのpoly-Ge膜厚依存性を詳細に調査し、14nm程度の厚さがTFT特性として最適であることを明確化した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
ゲートの自己整合３次元集積が可能であることが明らかになり、DG poly-Ge TFTの性能向上も実現された。
|
| Strategy for Future Research Activity |
積層薄膜の剥がれが大きな問題であり、この点を改善する。
|
Report
(1 results)
Research Products
(15 results)
