Transistor Array Measurements for Physical Unclonable Function with Flexible Printable Transistors
| Project/Area Number |
22K11966
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
小笠原 泰弘 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (30635298)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
佐藤 高史 京都大学, 情報学研究科, 教授 (20431992)
栗原 一徳 国立研究開発法人産業技術総合研究所, エレクトロニクス・製造領域, 主任研究員 (30757414)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2022)
|
| Budget Amount *help |
¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2023: ¥1,430,000 (Direct Cost: ¥1,100,000、Indirect Cost: ¥330,000)
Fiscal Year 2022: ¥1,820,000 (Direct Cost: ¥1,400,000、Indirect Cost: ¥420,000)
|
|---|
| Keywords | 有機トランジスタ / フレキシブルデバイス / 測定技術 / 多素子測定 / 信頼性評価 / フレキシブル / ばらつき / PUF / ハードウェアセキュリティ |
|---|
| Outline of Research at the Start |
本研究ではフレキシブル印刷トランジスタの大規模回路を実現するため、1000素子クラスの多素子かつ、月単位の長期間測定を実現し、時間・環境起因の劣化特性の統計的データを取得する手法の提案を行う。フレキシブル印刷トランジスタは評価にかかるコストの問題から耐久性(劣化特性)に関する報告は少なく、製品化への大きな障壁となっている。さらに、代表者らは真贋判定のための回路技術PUF(Physical Unclonable Function)に得られた統計的劣化特性データを応用してその効果を実証する。PUFは様々な半導体製品で問題となっている偽造品の対策として汎用的な技術であり、ウェアラブル機器の実装においても重要な技術である。
|
| Outline of Annual Research Achievements |
フレキシブル印刷トランジスタの多素子測定のため、測定用ボードの設計・製造、および測定用フレキシブル印刷トランジスタTEGチップを設計・作製し、多素子測定を実施した。
測定用ボードはTEGチップに接続して使用し、チップ上の測定対象の素子の選択を行う。測定用ボードの課題として、多素子を選択肢切り替えるスイッチング素子の課題があった。スイッチング素子には素子を電気的に制御すること、オン電流20uAの容量とオフ電流1pAの精度を実現すること、長期間にわたり動作可能であることの要件が必要となる。既存のトランジスタ部品はオン電流の要件を満たすものが多いが、オフ電流精度について保証があるものは少ない。本研究では電気的制御により物理的に配線を切断することが可能であるリレー素子を採用した。
TEGチップはまず1次元アレイを用いて64素子のトランジスタを搭載した構造のものを設計・製造した。製造した測定ボードの素子選択可能数の最大値が64素子であり、1次元アレイではこの素子数が最大となる。測定ボードとTEGチップを用いて自動測定を行った結果、測定時間2時間で64素子を測定することに成功した。測定時間のうち人手による操作が必要であるのは最初のセットアップの数分のみであり、手作業でプローブ針を操作する従来方法に比べて極めて効率的である多素子測定を実現した。
これらの結果は国際会議 2023 International Conference on Solid State Devices and Materials にて発表し、Japanese Journal of Applied Physics 誌に掲載された。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の研究計画にあった多素子測定用ボードのためのスイッチング素子の選定、ボードの設計・製造を完了させ、多素子測定の第一段階となる1次元アレイ64素子の自動測定を達成した。研究計画通りであり順調であると考えられる。
|
| Strategy for Future Research Activity |
今後は計画の通り、2次元のアレイTEGの構造を検討し、1000素子規模の自動測定を目指す。また、単体素子だけでなくインバータ、NAND、NOR等の基本的なゲート素子のアレイ構成についても検討する。
さらに、このようにして実現した多素子測定を用いて、フレキシブル印刷トランジスタ素子の劣化評価を行う。得られた劣化特性をフレキシブル印刷トランジスタのためのセキュリティコンポーネントとしてのPUF回路に応用する。得られた統計的劣化特性データを用いてPUFチップの生成するユニークIDの劣化特性の予測を行い、ユニークIDの許容誤差や劣化を補う回路機構の実装、フレキシブル印刷トランジスタの素子劣化の抑制の検討を行う。
|
Report
(1 results)
Research Products
(2 results)
