| Project/Area Number |
22K14242
|
|---|
| Research Category |
Grant-in-Aid for Early-Career Scientists
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Basic Section 21010:Power engineering-related
|
|---|
| Research Institution | Okayama University |
|---|
Principal Investigator |
石原 將貴 岡山大学, 環境生命自然科学学域, 助教 (10908304)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
Fiscal Year 2024: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2023: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2022: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
|
|---|
| Keywords | パワーエレクトロニクス / SiC-MOSFET / 誤動作 / 電気自動車 |
|---|
| Outline of Research at the Start |
並列接続したSiC-MOSFETはスイッチングに伴うノイズに起因する誤動作が発生しやすく，SiC-MOSFETを大電力用途へ適用する際の足枷となっている。これまで，並列接続していない場合の誤動作については，基板レイアウトを適切に設計し，デバイスの端子や基板の配線に潜在する寄生インダクタンスを上手く調整することで回避可能であることを明らかにしている。しかしながら，並列接続した場合は，誤動作のメカニズムが著しく複雑になるため，基板レイアウトの設計理論は未だ解明されていない。そこで本研究では，誤動作無しでSiC-MOSFETを並列駆動するための基板レイアウトの設計理論を確立する。
|
| Outline of Annual Research Achievements |
本年度は昨年度から継続して，次世代パワーデバイスであるSiC-MOSFETの誤動作の無い並列駆動の実現を目指し，2並列接続した場合における基板レイアウトの設計指針の確立を目標に掲げ研究を進めてきた。昨年度では，等価回路を用いて2並列駆動した場合の誤動作が発生しないための条件を導出し，そこから基板内の寄生インダクタンスの設計指針（すなわち，基板レイアウトの設計指針）を提案した。また，回路シミュレータPSpiceを用いてその妥当を検証した。そこで本年度では，実機検証を通して，提案する寄生インダクタンスの設計指針の妥当性や有効性を確認することを目標とした。
この目的を達成するために，本年度ではまず，回路内の寄生インダクタンスを1nH以下の分解能で自由自在に調整可能なインバータ回路を開発した。その後，寄生インダクタンスを調整しながらダブルパルス試験で50A程度のスイッチング試験を行い，予想した寄生インダクタンスの範囲で誤動作無しの2並列駆動が達成できるか調べた。その結果，昨年度に提案した寄生インダクタンスの設計指針に則り基板レイアウトを設計すれば，2並列駆動時の誤動作を回避できることが実機でも明らかとなった。本研究成果および寄生インダクタンスの計測時に得たノウハウは，2023年電気学会産業応用部門大会や，パワーエレクトロニクス分野で最高峰の国際会議であるIEEE Energy Conversion Conference and Expo 2023で報告した。
本研究で確立した2並列接続した際の誤動作を抑制する基板レイアウトの設計指針を用いれば，より大電力アプリケーションにおいても，SiC-MOSFETを誤動作なく高速スイッチング動作できるため，電力変換器の飛躍的な小型・高効率化を期待できる。
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
本研究の進捗は一部で遅延が見られる。寄生インダクタンスを1nH以下の分解能で調整するのは技術的なハードルが高く，ノウハウを掴むために時間を要してしまったため，想定より実機検証に遅れが生じてしまった。また，パワー半導体デバイスの2並列駆動を行うインバータ回路は複雑性が高く，寄生インダクタンスの測定に時間がかかってしまったことも遅延が発生してしまった理由の一つである。さらに，等価回路解析を進めると，当初の計画には無かった別の切り口での「2並列駆動した場合の誤動作が発生しないための条件」を新たに導出できることが判明した。本年度では，当初の計画していた実施内容だけでなく，本年度新たに明らかとなった条件をシミュレーションにより検証していたため，進捗に遅れが生じてしまった。
|
| Strategy for Future Research Activity |
今後の研究の推進方策として，まず，今年度までに得られた研究成果を学術論文として報告するための追加実験データの取得を迅速に進める。そのうえで，今年度新たに判明した「2並列駆動した場合の誤動作が発生しないための条件」をベースとしたもう一つの基板レイアウトの設計指針を確立するために，実機検証をしていく予定である。なお，本年度に実機検証を進めるうえでのノウハウを多く蓄積したため，本年度に比べて格段に短い期間でこれを達成する予定である。得られた研究成果は，2024年度の電気学会産業応用部門大会および本研究分野における重要な国際会議であるIEEE Energy Conversion Conference and Expo 2024で発表する予定である。
さらに，2並列接続した場合の理論の実機検証の完了を待たずに，n並列(n>2)した場合の設計理論の確立への影響を最小限に抑える策として，可能な範囲で作業を並行して進めることを計画している。いきなりn並列駆動する場合の誤動作を等価回路で解析するのは，複雑になり難しいため，まずは市販のSiCパワーモジュールを入手し，内部構造を調査するところから始める算段である。その後，まずは4並列接続した場合の等価回路をモデリングし，等価回路を解析することで基板レイアウト指針を確立していく予定である。また，SiC-MOSFETを4並列接続したインバータ回路の試作や実機検証についても，可能な範囲で早期に計画を進める。
これらの対策を講じることで，科研費を効果的に活用し，成果を最大限に引き出すことを目指している。得られた研究成果は学術論文や学会での発表を通じて広く公開し，知的財産を確保する予定である。また，研究の進行状況は定期的に評価し，必要に応じ計画の調整を行う。以上の推進方策により，現在の遅延を解消し，プロジェクトの成功を実現する見込みである。
|
