• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

多値変調信号に対応したスタック型部分等化技術による新しい多値符号歪補償回路の研究

Research Project

Project/Area Number 22K14300
Research Category

Grant-in-Aid for Early-Career Scientists

Allocation TypeMulti-year Fund
Review Section Basic Section 21060:Electron device and electronic equipment-related
Research InstitutionGifu University

Principal Investigator

伊藤 大輔  岐阜大学, 工学部, 助教 (90759250)

Project Period (FY) 2022-04-01 – 2025-03-31
Project Status Granted (Fiscal Year 2023)
Budget Amount *help
¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
Fiscal Year 2024: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2023: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
Fiscal Year 2022: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Keywordsスタック型部分等化技術 / フィードフォワードイコライザ / 自動利得制御 / PAM4符号 / 歪補償回路 / CTLE / 光通信 / 光通信用集積回路 / 多値符号変調 / 電気分散補償回路
Outline of Research at the Start

年々増加する情報通信量に対して,それを支える情報インフラである光ネットワークの大容量化が喫緊の課題である.
そこで,既存の要素回路を用いつつ大容量化が可能な多値変調方式の導入が期待されており,IEEE ではPAM4符号を用いた短距離用400GbE の標準仕様が策定され,現在,実用化が進められている.しかし,多値変調方式は信号の歪に対して性能低下が生じやすく,長距離通信時の波形劣化による受信特性の悪化が課題である.
本研究は,多値変調方式の普及に向けた伝送距離の長延化を実現することを目標とし,新たに独自のスタック型部分等化技術による多値符号対応電気分散補償回路を開発する.

Outline of Annual Research Achievements

提案するスタック型部分等化技術を取り入れた歪補償回路を検討した. 提案歪補償回路はクリッパにより入力波形を上下に分割した後, Feedforward Equalizer (FFE) 回路で各波形を個別に補償する. また, 中間電圧を閾値とするコンパレータの出力波形をマルチプレクサの信号選択動作に使用し, 補償された上下の波形を組み合わせ,PAM4符号の波形を再構成する.スタックなしの従来のFFE回路ではPAM4符号に対応するためには広い線形性が要求されるが, 提案構成では上下に分割されるため同等の波形補償に必要な線形性はおよそ 1/2 に緩和できる.
提案技術の実現可能性を検討するため,集積化に向けた詳細回路設計及び予備試作を行った.予備試作では,提案回路において特に重要な,クリッパによる波形分割・抽出回路及び抽出した波形を補償するFFE回路を取り入れた.試作回路はオンウェハプロービングによる電気評価を行い,入力信号を上位・下位に分けて抽出し,補償を行うスタック型部分等化の基本動作が確認できた.また,アクセスネットワークシステムでの利用に向けた,フィードフォワード制御によるパケット通信対応高速応答制御回路を検討した.アクセスネットワークの収容局受信器では,パケット毎に異なる波形劣化に対応した適応的な補償を行う.しかし,歪補償回路は補償量に応じて出力信号振幅が変化する特徴を持ち,振幅の変化は特にPAM4信号において大きな課題となる.そこで,高速応答性を損なわず,一定の振幅に揃えるための線形増幅を可能とする自動利得制御回路を検討した.従来のフィードバック制御では,大きな時定数が必要となり高速応答性を損なう.そこで,補償量制御回路の出力信号に応じて利得を可変することで応答時間を増加させることなく利得を変化させる制御技術を検討した.回路シミュレーションによる検証結果から,応答時間を10%以下のオーバーヘッドで出力振幅を一定化できる見通しを得た.

Current Status of Research Progress
Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

令和5年度の研究計画は下記である.
1) 波形モニタ回路及び歪補償回路の適応制御技術の基礎検討
2) 提案回路のパケット通信対応化のための詳細構成の検討
3) 高速自動制御回路の集積化設計・試作及び動作検証
1) に関しては,適応的な歪補償量制御回路の実現に向けた,歪量定量化回路の検討を実施した.アナログフィルタにより,歪が顕著に現れる周波数成分を抽出することで,高速データ信号から波形の歪量を把握することに成功した.今後,本回路の集積化可能性を検討するための詳細回路設計を進める予定である.2) 昨年度,CTLE 回路を例としたフィードフォワード制御によるパケット通信対応高速応答制御回路を検討した.CTLE回路では,補償量に応じて出力信号振幅が変化する特徴を持つ.これは,特にPAM4信号において大きな課題となる.そこで,高速応答性を損なわず,一定の振幅に揃えるための線形増幅を可能とする自動利得制御回路を検討した.3) これまでに検討した,PAM4符号対応スタック型部分等化技術の基本動作原理を検証した.提案技術の集積化可能性を検討するため集積化のための詳細回路設計及び,試作を行い,実回路測定による動作原理検証を行った.検証結果より,入力信号を上位・下位に分けて抽出し,補償を行うスタック型部分等化の基本動作が実回路にて確認できた.

Strategy for Future Research Activity

これまでの達成度から,今後は以下に記す研究を遂行する.
1) 提案回路のパケット通信対応化のための詳細構成の検討
2) 高速自動制御回路の集積化設計・試作及び動作検証
3) アクセスネットワークシステムでの有用性を評価

Report

(2 results)
  • 2023 Research-status Report
  • 2022 Research-status Report
  • Research Products

    (8 results)

All 2024 2023 2022

All Journal Article (1 results) (of which Peer Reviewed: 1 results,  Open Access: 1 results) Presentation (7 results) (of which Int'l Joint Research: 3 results)

  • [Journal Article] 10Gb/s burst-mode driver circuit with on-chip bias switch for in-Vehicle optical networks2023

    • Author(s)
      Ito Daisuke、Takahashi Yasuhiro、Nakamura Makoto、Inoue Toshiyuki、Tsuchiya Akira、Kishine Keiji
    • Journal Title

      IEICE Electronics Express

      Volume: 20 Issue: 14 Pages: 20230238-20230238

    • DOI

      10.1587/elex.20.20230238

    • ISSN
      1349-2543
    • Year and Date
      2023-07-25
    • Related Report
      2023 Research-status Report
    • Peer Reviewed / Open Access
  • [Presentation] 階層的に変化する導電率配列がノイズ抑制効果に及ぼす影響2024

    • Author(s)
      鍋島拓海、泉蓮、伊藤大輔、中村誠、小山健史、武藤勝紀
    • Organizer
      2024年電子情報通信学会総合大会
    • Related Report
      2023 Research-status Report
  • [Presentation] Inductor-less CMOS TIA Based on MSTA for Low-power and Low-noise Optical Communication2023

    • Author(s)
      Ren Izumi, Makoto Nakamura and Daisuke Ito
    • Organizer
      The 20th International SoC Conference
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] 4-ch 25-Gb/s Small and Low-power VCSEL Driver Circuit with Unbalanced CML in 65-nm CMOS2023

    • Author(s)
      Daisuke Ito, Yasuhiro Takahashi, Makoto Nakamura, Toshiyuki Inoue, Akira Tsuchiya, and Keiji Kishine
    • Organizer
      The 20th International SoC Conference
    • Related Report
      2023 Research-status Report
    • Int'l Joint Research
  • [Presentation] FFE回路を用いたスタック型部分等化技術によるPAM4符号対応EDCの検討2023

    • Author(s)
      石田翔悟, 小澤海斗, 鍋島拓海, 中村誠, 伊藤大輔
    • Organizer
      2023年電子情報通信学会総合大会
    • Related Report
      2022 Research-status Report
  • [Presentation] PAM4・光パケット信号対応 CTLE 回路における高速自動利得制御法の検討2023

    • Author(s)
      小澤海斗, 石田翔悟, 霜田幸長, 中村誠, 伊藤大輔
    • Organizer
      2023年電子情報通信学会総合大会
    • Related Report
      2022 Research-status Report
  • [Presentation] 多値変調符号に対するイコライザ設計法の伝送線路依存性の検討2023

    • Author(s)
      伊藤大輔, 霜田幸長, 中村誠
    • Organizer
      電子情報通信学会非線形問題研究会
    • Related Report
      2022 Research-status Report
  • [Presentation] An electrical chromatic dispersion emulator usingdigital signal processing2022

    • Author(s)
      Koki Ando, Yukinaga Shimoda, Daisuke Ito, and Makoto Nakamura
    • Organizer
      2022 19th International SoC Design Conference (ISOCC)
    • Related Report
      2022 Research-status Report
    • Int'l Joint Research

URL: 

Published: 2022-04-19   Modified: 2024-12-25  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi