クラウドFPGAにおける限界性能に達するセキュア高機能暗号回路の開発

Research Project

Project/Area Number	22K17893
Research Category	Grant-in-Aid for Early-Career Scientists
Allocation Type	Multi-year Fund
Review Section	Basic Section 60070:Information security-related
Research Institution	National Institute of Advanced Industrial Science and Technology
Principal Investigator	坂本純一国立研究開発法人産業技術総合研究所, 情報・人間工学領域, 研究員 (70909712)
Project Period (FY)	2022-04-01 – 2024-03-31
Project Status	Granted (Fiscal Year 2022)
Budget Amount *help	¥4,420,000 (Direct Cost: ¥3,400,000、Indirect Cost: ¥1,020,000) Fiscal Year 2023: ¥2,340,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥540,000) Fiscal Year 2022: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
Keywords	FPGA / クラウド / 暗号 / ペアリング / 乗算器 / 高機能暗号 / 高速実装
Outline of Research at the Start	これまでにFPGAを使った高機能暗号高速化の研究が進められているが，それらの多くは100MHzから250MHz程度で動作しており，FPGAの最大動作周波数（典型的には500MHz以上）までには大きな開きがある．また従来の研究の多くは比較的小規模実装が多く，大規模FPGAの回路リソースのわずか数%程度しか回路リソースを使っていない．本研究ではFPGAの限界性能である動作周波数500MHzに迫り，かつ利用できる限りの回路リソースを消費してスループットを極限まで高めた超高性能高機能暗号回路を開発する．
Outline of Annual Research Achievements	クラウド上で利用可能な大規模FPGAの限界性能に達する超高性能暗号コアの開発を行っている。先行研究の実装の多くはなるべく小さな回路で高性能を達成しようとしているが、これらの実装はクラウド上のFPGAには不適切である可能性がある。特に暗号コア設計では、専用の乗算器プリミティブであるDSPリソースを有効に使うことが重要になるが、先行研究はなるべくDSPを使わない方針を採っており非効率である。本研究では大量のDSPプリミティブを利用した超高速剰余乗算器を設計し、DSPリソース内の機能を最大限活用することで限界性能に近い600 MHzで動作させることに成功した。提案した剰余乗算器のスループットは188 Gbpsに達し、これは先行研究比で数十倍高速である。また提案手法は大量の回路を消費する一方で回路規模当たりのスループットも先行研究の数倍を達成しており、コストパフォーマンスの良い実装であることがわかった。さらに提案乗算器を使ったペアリング暗号コアを設計し、剰余乗算器以外に必要となる剰余加算器などを慎重に設計することで、約500 MHzという周波数で動作する暗号コアを設計できた。スループットは先行研究比で数倍から10倍を達成しており、回路規模当たりのスループットも数倍から数十倍となった。これらの結果を2023年1月に国内のシンポジウムで発表し、その後国際会議に投稿したが棄却となった。現在別の国際会議に投稿中である。
Current Status of Research Progress	Current Status of Research Progress 2: Research has progressed on the whole more than it was originally planned. Reason 研究計画時に目標としていた500 MHz以上で動作する高機能暗号コアを実装でき、かつスループットや回路規模当たりの性能で見ても先行研究を凌駕している回路を設計できたため、順調に進展していると考える。
Strategy for Future Research Activity	昨年度の研究において、高速な暗号コアという目標は達成できた。一方で提案する暗号コアは高速性の追求するあまり柔軟性やユーザビリティの部分で不満があることが分かってきた。例えば、提案暗号コアに別の暗号アルゴリズムを実装したいと考えた時、性能を発揮するにはソフトウェアでいうハンドアセンブルのようなチューニングが必要となる。このようなユーザビリティを改善するため、今後はアルゴリズムに応じた暗号コアの自動設計やパラメータ調整を行いたいと考えている。また、暗号コアには高速性のほかにセキュリティも求められる。研究計画時に目標としていた耐タンパー実装は未実装であるためこの部分も今年度の課題である。