光電子ウエハースケールVLSIと光ブローバーの研究
| Project/Area Number |
22K18415
|
|---|
| Research Category |
Grant-in-Aid for Challenging Research (Pioneering)
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Medium-sized Section 60:Information science, computer engineering, and related fields
|
|---|
| Research Institution | Okayama University |
|---|
Principal Investigator |
渡邊 実 岡山大学, 自然科学学域, 教授 (30325576)
|
|---|
| Project Period (FY) |
2022-06-30 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2022)
|
| Budget Amount *help |
¥25,870,000 (Direct Cost: ¥19,900,000、Indirect Cost: ¥5,970,000)
Fiscal Year 2024: ¥14,300,000 (Direct Cost: ¥11,000,000、Indirect Cost: ¥3,300,000)
Fiscal Year 2023: ¥3,380,000 (Direct Cost: ¥2,600,000、Indirect Cost: ¥780,000)
Fiscal Year 2022: ¥8,190,000 (Direct Cost: ¥6,300,000、Indirect Cost: ¥1,890,000)
|
|---|
| Keywords | プログラマブルデバイス / FPGA / プローバー / 光再構成型ゲートアレイ / ホログラムメモリ / ウエハースケールVLSI |
|---|
| Outline of Research at the Start |
本研究では数億～数十億点の修正が必要になると予測される将来のウエハーにおいてウエハースケールVLSIを実現する方法を研究していく。この研究では既存のレーザによる物理的な修正手法は用いず、ホログラムメモリ上に修正情報を記録し、ウエハーに貼り付けることでリペアを行う「光電子ウエハースケールVLSI」の実現可能性を明らかにする。また、MEMSプローバーの100万倍のスピードでテストができる「光プローバー」の実現可能性も明らかにする。
|
| Outline of Annual Research Achievements |
近年、スーパーコンピュータ、データセンター、AIシステム等において、10万ノードを超える莫大な数の集積回路(VLSI)を１か所に集中し、運用する事例が増えてきている。もし、巨大なウエハー全てを1つのVLSIとして運用できれば、プロセッサ間の相互通信のレイテンシーやバンド幅を劇的に改善し、スーパーコンピュータ、データセンター、AIシステム等の高性能化が期待できる。しかし、現在の製造技術ではウエハー上に作られるVLSIチップの1～2割程度が不良チップとして廃棄されており、不良の無いウエハーを作ることができない。よって、既存の集積回路では不良で廃棄されるVLSIの割合をできるだけ小さくするために、ダイを小さく設計している。巨大なウエハーをそのまま使用するウエハースケールVLSIの実現は困難である。しかし、本研究ではどのような製造不良があっても構成機能だけは絶対に損なわれない光再構成技術を導入することでウエハースケールVLSIを実現していく。
2022年度の研究ではまず0.18μmのCMOSプロセスを用いて光再構成機能を持つウエハースケールVLSIを設計し、その設計データを用いて製造不良が生じる不良割合がウエハースケールVLSI全体の機能に与える影響について明らかにした。また、製造されたウエハースケールVLSIを用いて故障への耐性を試験的に明らかにした。
次年度にはウエハースケールVLSIの製造不良個所を短時間で正確に検出する技術、光プローバーの研究も開始し、ウエハースケールVLSIを実現する上での問題点、製造後の検査時間の問題の解決を目指す。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
当初予定していた研究項目全てを達成した。
|
| Strategy for Future Research Activity |
次年度にはウエハースケールVLSIの製造不良個所を短時間で正確に検出する技術、光プローバーの研究も開始し、ウエハースケールVLSIを実現する上での問題点、製造後の検査時間の問題の解決を目指す。
|
Report
(2 results)
Research Products
(15 results)
-
[Journal Article] Multi-context optically reconfigurable gate array system used for fast-neutron experiments2023
Author(s)
Sae Goto, Kakeru Ando, Kaho Yamada, Minoru Watanabe, Nobuya Watanabe, Makoto Kobayashi, Mitsutaka Isobe, Kunihiro Ogawa, Shingo Tamaki, Isao Murata, Sachie Kusaka
-
Journal Title
16TH IEEE DALLAS CIRCUITS AND SYSTEMS CONFERENCE
Volume: -
Related Report
Peer Reviewed
-
-
-
-
-
-
-
-
-
-
-
-
-
-
