光電子ウエハースケールVLSIと光ブローバーの研究

• Project/Area Number: 22K18415
• Research Category: Grant-in-Aid for Challenging Research (Pioneering)
• Allocation Type: Multi-year Fund
• Review Section: Medium-sized Section 60:Information science, computer engineering, and related fields
• Research Institution: Okayama University
• Principal Investigator: 渡邊 実 岡山大学, 環境生命自然科学学域, 教授 (30325576)
• Project Period (FY): 2022-06-30 – 2025-03-31
• Project Status: Granted (Fiscal Year 2023)
• Budget Amount: ¥25,870,000 (Direct Cost: ¥19,900,000、Indirect Cost: ¥5,970,000); Fiscal Year 2024: ¥14,300,000 (Direct Cost: ¥11,000,000、Indirect Cost: ¥3,300,000); Fiscal Year 2023: ¥3,380,000 (Direct Cost: ¥2,600,000、Indirect Cost: ¥780,000); Fiscal Year 2022: ¥8,190,000 (Direct Cost: ¥6,300,000、Indirect Cost: ¥1,890,000)
• Keywords: プログラマブルデバイス / FPGA / プローバー / 光再構成型ゲートアレイ / ホログラムメモリ / ウエハースケールVLSI

Outline of Research at the Start

本研究では数億～数十億点の修正が必要になると予測される将来のウエハーにおいてウエハースケールVLSIを実現する方法を研究していく。この研究では既存のレーザによる物理的な修正手法は用いず、ホログラムメモリ上に修正情報を記録し、ウエハーに貼り付けることでリペアを行う「光電子ウエハースケールVLSI」の実現可能性を明らかにする。また、MEMSプローバーの100万倍のスピードでテストができる「光プローバー」の実現可能性も明らかにする。

Outline of Annual Research Achievements

近年、スーパーコンピュータ、データセンター、AIシステム等において、10万ノードを超える莫大な数の集積回路(VLSI)を１か所に集中し、運用する事例が増えてきている。もし、巨大なウエハーを1つのVLSIとして運用できれば、プロセッサ間の相互通信のレイテンシーやバンド幅を劇的に改善し、スーパーコン ピュータ、データセンター、AIシステム等の高性能化が期待できる
しかしながら、現在の集積回路の製造技術ではウエハー上に作られるVLSIチップの1～2割程度が不良チップとして廃棄されており、不良の無いウエハーを作ることができない。よって、既存の集積回路では不良で廃棄されるVLSIの割合をできるだけ小さくするために、ダイを小さく設計している。
本研究ではどのような製造不良があっても構成機能だけは絶対に損なわれない光再構成技術を導入することで巨大なウエハーをそのまま使用するウエハースケールVLSIを実現していく。
2023年度の研究では0.18μmのCMOSプロセスを用いて光再構成機能を持つウエハースケールVLSIを試作し、そのチップに基づいて、製造不良が生じる不良割合を30%として、ウエハースケールVLSIの性能について詳細に評価した。通常の製造プロセスにおいて不良割合が30%にまで至ることはまずあり得ないが、将来的に微細化が進むことで生じるであろう、先端プロセスにおける最悪のケースとして評価した。また、2023年度はウエハースケールVLSIの製造不良個所を短時間で正確に検出する技術、光プローバーの研究も進めた。
次年度には、光プローバーの研究を加速させ、ウエハースケールVLSIを実現する上での問題点、製造後の検査時間の短縮を目指す。

Current Status of Research Progress

2: Research has progressed on the whole more than it was originally planned.

Reason

当初予定していた研究項目全てを達成した。

Strategy for Future Research Activity

次年度にはウエハースケールVLSIの製造不良個所を短時間で正確に検出する技術、光プローバーの実証試験を加速させる。

Research Products

• [Journal Article] Wafer-scale VLSI realization using programmable architecture (2024)
  • Author(s): Atsushi Takata, Minoru Watanabe, Nobuya Watanabe
  • Journal Title: IEEE International Conference on Consumer Electronics Volume: - Pages: 1-2
  • DOI: 10.1109/icce59016.2024.10444278
  • Peer Reviewed
• [Journal Article] Multi-context optically reconfigurable gate array system used for fast-neutron experiments (2023)
  • Author(s): Sae Goto, Kakeru Ando, Kaho Yamada, Minoru Watanabe, Nobuya Watanabe, Makoto Kobayashi, Mitsutaka Isobe, Kunihiro Ogawa, Shingo Tamaki, Isao Murata, Sachie Kusaka
  • Journal Title: 16TH IEEE DALLAS CIRCUITS AND SYSTEMS CONFERENCE Volume: -
  • Peer Reviewed
• [Journal Article] Radiation-hardened triple-modular redundant field programmable gate array with a two-phase clock (2023)
  • Author(s): Minoru Watanabe
  • Journal Title: IEEE International Symposium on Circuits and Systems Volume: -
  • Peer Reviewed
• [Journal Article] Multi-context-scrubbing operation for a 1-bit counter circuit (2023)
  • Author(s): Kakeru Ando, Minoru Watanabe, Nobuya Watanabe
  • Journal Title: 21st IEEE Interregional NEWCAS Conference. Volume: -
  • Peer Reviewed
• [Journal Article] Cf252 neutron soft error tolerance of an optoelectronic field programmable gate array VLSI (2022)
  • Author(s): Minoru Watanabe
  • Journal Title: IEEE International Integrated Reliability Workshop Volume: -
  • Peer Reviewed
• [Journal Article] Total Dose Tolerance Analysis of an Optically Reconfigurable Gate Array VLSI (2022)
  • Author(s): Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe
  • Journal Title: IEEE International Conference on Electronics Circuits and Systems Volume: -
  • Peer Reviewed
• [Journal Article] Optically reconfigurable gate array VLSI that can support a perfect parallel configuration (2022)
  • Author(s): Sae Goto, Minoru Watanabe, Nobuya Watanabe
  • Journal Title: 18th IEEE Asia Pacific Conference on Circuits and Systems Volume: - Pages: 241-245
  • Peer Reviewed
• [Presentation] Realization of a wafer-scale VLSI by using optically reconfigurable gate array architecture (2023)
  • Author(s): Atsushi Takata, Minoru Watanabe, Nobuya Watanabe
  • Organizer: The seventh International Forum on the Decommissioning of the Fulushima Daiichi Nuclear Power Plant
  • Int'l Joint Research
• [Presentation] 光再構成アーキテクチャを用いたウエハースケールVLSIの実現性 (2023)
  • Author(s): 高田睦士, 渡邊 実, 渡邊 誠也
  • Organizer: 電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）
• [Presentation] マルチコンテキストスクラビングによる順序回路実装 (2023)
  • Author(s): 安藤 駆，渡邊 実，渡邊 誠也
  • Organizer: 情報処理学会第85回全国大会
• [Presentation] 脈流電源を用いた光再構成型ゲートアレイ (2023)
  • Author(s): 辻野 将，渡邊 実，渡邊誠也
  • Organizer: 情報処理学会第85回全国大会
• [Presentation] 光再構成型ゲートアレイの低電圧動作評価 (2023)
  • Author(s): 島村侑希，渡邊 実，渡邊誠也
  • Organizer: 電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）
• [Presentation] Optically reconfigurable gate array VLSI without any common signal (2022)
  • Author(s): Sae Goto, Minoru Watanabe, Nobuya Watanabe
  • Organizer: The sixth International Forum on the Decommissioning of the Fulushima Daiichi Nuclear Power Plant
  • Int'l Joint Research
• [Presentation] Total-ionizing-dose tolerance of an optically reconfigurable gate array VLSI (2022)
  • Author(s): Kaho Yamada, Takeshi Okazaki, Minoru Watanabe, Nobuya Watanabe
  • Organizer: The sixth International Forum on the Decommissioning of the Fulushima Daiichi Nuclear Power Plant
  • Int'l Joint Research
• [Presentation] Radiation-hardened optically reconfigurable gate array (2022)
  • Author(s): Minoru Watanabe
  • Organizer: Global Summit and Expo on Nanotechnology and Nanomaterials
  • Int'l Joint Research / Invited
• [Presentation] 光再構成型ゲートアレイVLSIの290 Mradまでのトータルドーズ耐性試験 (2022)
  • Author(s): 山田 果歩，岡崎 武志，渡邊 実，渡邊 誠也
  • Organizer: 電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）
• [Presentation] 完全並列構成が可能な光再構成型ゲートアレイVLSI (2022)
  • Author(s): 後藤 彩絵，渡邊 実，渡邊 誠也
  • Organizer: 電子情報通信学会技術研究報告（リコンフィギャラブルシステム研究会）
• [Presentation] 宇宙機器向けマルチコンテキストスクラビング (2022)
  • Author(s): 安藤 駆, 渡邊 実, 渡邊 誠也
  • Organizer: 第66回宇宙科学技術連合講演会