• Search Research Projects
  • Search Researchers
  • How to Use
  1. Back to previous page

Studies on Layout Design Method for 3D-LSI

Research Project

Project/Area Number 23560482
Research Category

Grant-in-Aid for Scientific Research (C)

Allocation TypeMulti-year Fund
Section一般
Research Field System engineering
Research InstitutionTokyo University of Agriculture and Technology

Principal Investigator

FUJIYOSHI Kunihiro  東京農工大学, 工学(系)研究科(研究院), 准教授 (80242569)

Project Period (FY) 2011 – 2013
Project Status Completed (Fiscal Year 2013)
Budget Amount *help
¥5,070,000 (Direct Cost: ¥3,900,000、Indirect Cost: ¥1,170,000)
Fiscal Year 2013: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2012: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
Fiscal Year 2011: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
Keywordsシステム情報(知識)処理 / 3次元集積回路レイアウト / 表現方法 / 解空間 / TSV / Simulated Annealing法 / Merged FT-squeeze
Research Abstract

In order to search for a floorplan of a 3D-LSI by using Simulated Annealing method, three representations: Stacked-Rectangular-Dissection, Multi-sequence, and FT-squeeze were proposed.
Moreover, we proposed Single-SP, which represents relative position of modules for each device layer by one sequence-pair and a sequence of numbers, and MOVE operations which have small variety of adjacent solutions. The effectiveness of the proposed representation and MOVE operations were confirmed by experimental comparisons.
Also, we focused on the diameter of the solution space and proposed a new construction method of solution space. And we verified effectiveness of the method by computer experiments.

Report

(4 results)
  • 2013 Annual Research Report   Final Research Report ( PDF )
  • 2012 Research-status Report
  • 2011 Research-status Report
  • Research Products

    (39 results)

All 2014 2013 2012 2011 Other

All Journal Article (7 results) (of which Peer Reviewed: 7 results) Presentation (32 results)

  • [Journal Article] 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現2014

    • Author(s)
      太田秀典,藤吉邦洋
    • Journal Title

      電子情報通信学会和文論文誌(D)

      Volume: Vol.J97-D, No.1

    • NAID

      110009687930

    • Related Report
      2013 Final Research Report
    • Peer Reviewed
  • [Journal Article] A Method of Analog IC Placement with Common Centroid Constraints2014

    • Author(s)
      Keitaro Ue, Kunihiro Fujiyoshi
    • Journal Title

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      Volume: E97.A Issue: 1 Pages: 339-346

    • DOI

      10.1587/transfun.E97.A.339

    • NAID

      130003385364

    • ISSN
      0916-8508, 1745-1337
    • Related Report
      2013 Annual Research Report 2013 Final Research Report
    • Peer Reviewed
  • [Journal Article] 最小コストフローを用いた指定長配線手法2014

    • Author(s)
      山根一夫,藤吉邦洋
    • Journal Title

      電子情報通信学会和文論文誌(A)

      Volume: Vol.J97-A, No.1

    • NAID

      110009688193

    • Related Report
      2013 Final Research Report
    • Peer Reviewed
  • [Journal Article] 矩形分割を重ねて得られる図形による3D-LSIフロアプラン表現2014

    • Author(s)
      太田 秀典, 藤吉 邦洋
    • Journal Title

      電子情報通信学会論文誌 D

      Volume: J97-D Pages: 204-215

    • NAID

      110009687930

    • Related Report
      2013 Annual Research Report
    • Peer Reviewed
  • [Journal Article] 最小コストフローを用いた指定長配線手法2014

    • Author(s)
      山根 一夫, 藤吉 邦洋
    • Journal Title

      電子情報通信学会論文誌 A

      Volume: J97-A Pages: 23-32

    • NAID

      110009688193

    • Related Report
      2013 Annual Research Report
    • Peer Reviewed
  • [Journal Article] 三次元LSIのフロアプラン探索に適した解空間2013

    • Author(s)
      手塚寛,藤吉邦洋
    • Journal Title

      電子情報通信学会和文論文誌(A)

      Volume: Vol.J96-A, No.3

    • NAID

      110009594441

    • Related Report
      2013 Final Research Report
    • Peer Reviewed
  • [Journal Article] 三次元LSIのフロアプラン探索に適した解空間2013

    • Author(s)
      手塚 寛, 藤吉 邦洋
    • Journal Title

      電子情報通信学会 和文論文誌(A)

      Volume: J96-A Pages: 129-133

    • NAID

      110009594441

    • Related Report
      2012 Research-status Report
    • Peer Reviewed
  • [Presentation] Simulated Annealing法探索に適した解空間の構成法に関する研究2014

    • Author(s)
      手塚寛,藤吉邦洋
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      沖縄青年会館
    • Year and Date
      2014-03-04
    • Related Report
      2013 Final Research Report
  • [Presentation] アナログ集積回路での近接共通重心配置に関する研究2013

    • Author(s)
      室辰健一郎,藤吉邦洋
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      鹿児島県文化センター
    • Year and Date
      2013-11-27
    • Related Report
      2013 Final Research Report
  • [Presentation] 矩形分割の3n-4ビット表現の性質を利用した探索手法に関する研究2013

    • Author(s)
      小貝和史,藤吉邦洋
    • Organizer
      電子情報通信学会回路システム研究会
    • Place of Presentation
      花巻南温泉峡渡り温泉さつき
    • Year and Date
      2013-11-06
    • Related Report
      2013 Final Research Report
  • [Presentation] A Routing Method Using Minimum Cost Flow Algorithm for Routes with Target Wire Lengths2013

    • Author(s)
      Kunihiro Fujiyoshi, Kazuo Yamane
    • Organizer
      the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 2013
    • Place of Presentation
      ホテル札幌ガーデンパレス
    • Year and Date
      2013-10-21
    • Related Report
      2013 Final Research Report
  • [Presentation] Simulated Annealing法に基づいた自動マーキングシステムの一手法2013

    • Author(s)
      原田昌之,大島津佳,藤吉邦洋
    • Organizer
      電子情報通信学会回路とシステム研究会
    • Place of Presentation
      熊本大学
    • Year and Date
      2013-07-12
    • Related Report
      2013 Final Research Report
  • [Presentation] 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法2013

    • Author(s)
      松浦哲也,藤吉邦洋
    • Organizer
      電子情報通信学会回路とシステム研究会
    • Place of Presentation
      慶應義塾大学鶴岡タウンキャンパス
    • Year and Date
      2013-03-15
    • Related Report
      2013 Final Research Report
  • [Presentation] 最小コストフローを用いた,指定長配線の改良手法2013

    • Author(s)
      山根一夫,藤吉邦洋
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      慶應義塾大学日吉キャンパス
    • Year and Date
      2013-01-16
    • Related Report
      2013 Final Research Report
  • [Presentation] An Efficient Solution Space for Floorplan of 3D-LSI2012

    • Author(s)
      Hiroshi Tezuka, Kunihiro Fujiyoshi
    • Organizer
      IEEE International Conference on Electronics, Circuits, and Systems (ICECS2012)
    • Place of Presentation
      Seville, Spain
    • Year and Date
      2012-12-11
    • Related Report
      2013 Final Research Report
  • [Presentation] アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究2012

    • Author(s)
      藤吉邦洋,上慧太朗
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      九州大学医学部百年講堂
    • Year and Date
      2012-11-28
    • Related Report
      2013 Final Research Report
  • [Presentation] 重ね合わされるプリント基板上への素子配置手法2012

    • Author(s)
      松浦哲也,藤吉邦洋
    • Organizer
      電子情報通信学会VLSI設計技術研究会
    • Place of Presentation
      北九州国際会議場
    • Year and Date
      2012-05-31
    • Related Report
      2013 Final Research Report
  • [Presentation] A Method of Analog IC Placement with Common Centroid Constraints2012

    • Author(s)
      Keitaro Ue, Kunihiro Fujiyoshi
    • Organizer
      the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 2012
    • Place of Presentation
      B-con Plaza,別府
    • Year and Date
      2012-03-09
    • Related Report
      2013 Final Research Report
  • [Presentation] A Novel Representation for 3D-LSI Floorplan : Merged FT Squeeze2012

    • Author(s)
      Ryutaro Hayashi, Hidenori Ohta, Kunihiro Fujiyoshi
    • Organizer
      IEEE Latin American Symposium on Circuits and Systems (LASCAS 2012)
    • Place of Presentation
      Playa del Carmen, Mexico
    • Year and Date
      2012-02-29
    • Related Report
      2013 Final Research Report
  • [Presentation] A Novel Representation for 3D-LSI Floorplan: Merged FT Squeeze2012

    • Author(s)
      林 龍太朗
    • Organizer
      3rd IEEE Latin American Symposium on Circuits and Systems (LASCAS 2012)
    • Place of Presentation
      Playa del Carmen. Mexico
    • Related Report
      2011 Research-status Report
  • [Presentation] A Method of Analog IC Placement with Common Centroid Constraints2012

    • Author(s)
      上 慧太朗
    • Organizer
      the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 2012
    • Place of Presentation
      B-con Plaza, 別府
    • Related Report
      2011 Research-status Report
  • [Presentation] 自動マーキングシステムの一手法2012

    • Author(s)
      大島 津佳
    • Organizer
      2012年電子情報通信学会 総合大会
    • Place of Presentation
      岡山大学 津島キャンパス
    • Related Report
      2011 Research-status Report
  • [Presentation] 3D-LSIフロアプランの表現方法:Merged FT Squeeze2011

    • Author(s)
      林龍太朗,太田秀典,藤吉邦洋
    • Organizer
      第24回回路とシステムワークショップ
    • Place of Presentation
      淡路島夢舞台国際会議場
    • Year and Date
      2011-08-02
    • Related Report
      2013 Final Research Report
  • [Presentation] A Novel Representation for Repeated Placement2011

    • Author(s)
      Kunihiro Fujiyoshi, Keisuke Ishihara, Wei Liang Tan
    • Organizer
      IEEE International Symposium on Circuits and Systems (ISCAS 2011)
    • Place of Presentation
      Rio de Janeiro, Brazil
    • Year and Date
      2011-05-18
    • Related Report
      2013 Final Research Report
  • [Presentation] A Novel Representation for Repeated Placement2011

    • Author(s)
      藤吉 邦洋
    • Organizer
      IEEE International Symposium on Circuits and Systems 2011
    • Place of Presentation
      Rio de Janeiro, Brazil
    • Related Report
      2011 Research-status Report
  • [Presentation] 3D-LSIフロアプランの表現方法:Merged FT Squeeze2011

    • Author(s)
      林 龍太朗
    • Organizer
      第24回 回路とシステムワークショップ
    • Place of Presentation
      淡路島夢舞台国際会議場
    • Related Report
      2011 Research-status Report
  • [Presentation] Simulated Annealing法に基づいた自動マーキングシステムの一手法

    • Author(s)
      原田 昌之
    • Organizer
      電子情報通信学会 回路とシステム研究会
    • Place of Presentation
      熊本大学 黒髪南地区
    • Related Report
      2013 Annual Research Report
  • [Presentation] フォトダイオードアレイ(PDA)設計問題の一解法

    • Author(s)
      今野 孝久
    • Organizer
      2013年電子情報通信学会 基礎・境界ソサイエティ大会
    • Place of Presentation
      福岡工業大学
    • Related Report
      2013 Annual Research Report
  • [Presentation] A Routing Method Using Minimum Cost Flow Algorithm for Routes with Target Wire Lengths

    • Author(s)
      藤吉 邦洋
    • Organizer
      the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) 2013
    • Place of Presentation
      ホテル札幌ガーデンパレス
    • Related Report
      2013 Annual Research Report
  • [Presentation] 矩形分割の3n-4ビット表現の性質を利用した探索手法に関する研究

    • Author(s)
      小貝 和史
    • Organizer
      電子情報通信学会 回路とシステム研究会
    • Place of Presentation
      花巻南温泉峡 渡り温泉さつき
    • Related Report
      2013 Annual Research Report
  • [Presentation] アナログ集積回路での近接共通重心配置に関する研究

    • Author(s)
      室辰 健一郎
    • Organizer
      電子情報通信学会 VLSI設計技術研究会
    • Place of Presentation
      鹿児島県文化センター
    • Related Report
      2013 Annual Research Report
  • [Presentation] Simulated Annealing法探索に適した解空間の構成法に関する研究

    • Author(s)
      藤吉 邦洋
    • Organizer
      電子情報通信学会 VLSI設計技術研究会
    • Place of Presentation
      沖縄県青年会館
    • Related Report
      2013 Annual Research Report
  • [Presentation] フォトダイオードアレイ(PDA)設計最適化問題の一解法

    • Author(s)
      今野 孝久
    • Organizer
      2014年電子情報通信学会 総合大会
    • Place of Presentation
      新潟大学
    • Related Report
      2013 Annual Research Report
  • [Presentation] 重ね合わされるプリント基板上への素子配置手法

    • Author(s)
      松浦 哲也
    • Organizer
      電子情報通信学会 VLD研究会 (2012年度)
    • Place of Presentation
      北九州国際会議場
    • Related Report
      2012 Research-status Report
  • [Presentation] 3次元LSIのフロアプラン探索に適した解空間

    • Author(s)
      手塚 寛
    • Organizer
      電子情報通信学会 2012年ソサイエティ大会
    • Place of Presentation
      富山大学
    • Related Report
      2012 Research-status Report
  • [Presentation] アナログ集積回路での近接共通重心配置制約を考慮した配置手法の研究

    • Author(s)
      藤吉 邦洋
    • Organizer
      電子情報通信学会 VLD研究会 (2012年度)
    • Place of Presentation
      九州大学医学部百年講堂
    • Related Report
      2012 Research-status Report
  • [Presentation] An Efficient Solution Space for Floorplan of 3D-LSI

    • Author(s)
      手塚 寛
    • Organizer
      IEEE International Conference on Electronics, Circuits, and Systems (ICECS) 2012
    • Place of Presentation
      Seville, Spain
    • Related Report
      2012 Research-status Report
  • [Presentation] 最小コストフローを用いた,指定長配線の改良手法

    • Author(s)
      山根 一夫
    • Organizer
      電子情報通信学会 VLD研究会 (2012年度)
    • Place of Presentation
      慶應義塾大学 日吉キャンパス 来往舎大会議室
    • Related Report
      2012 Research-status Report
  • [Presentation] 分枝限定法を用いた,重ね合わされるプリント基板への素子配置手法

    • Author(s)
      松浦 哲也
    • Organizer
      電子情報通信学会 CAS研究会 (2012年度)
    • Place of Presentation
      慶應義塾大学 鶴岡タウンキャンパス
    • Related Report
      2012 Research-status Report

URL: 

Published: 2011-08-05   Modified: 2019-07-29  

Information User Guide FAQ News Terms of Use Attribution of KAKENHI

Powered by NII kakenhi