次世代3次元LSIのための低消費電力を可能とする高機能裏面配線構造の検討

Research Project

Project/Area Number	23K03920
Research Category	Grant-in-Aid for Scientific Research (C)
Allocation Type	Multi-year Fund
Section	一般
Review Section	Basic Section 21050:Electric and electronic materials-related
Research Institution	Kitami Institute of Technology
Principal Investigator	佐藤勝北見工業大学, 工学部, 准教授 (10636682)
Co-Investigator(Kenkyū-buntansha)	横川慎二電気通信大学, i－パワードエネルギー・システム研究センター, 教授 (40718532) 武山眞弓北見工業大学, 工学部, 教授 (80236512)
Project Period (FY)	2023-04-01 – 2026-03-31
Project Status	Granted (Fiscal Year 2023)
Budget Amount *help	¥4,680,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥1,080,000) Fiscal Year 2025: ¥780,000 (Direct Cost: ¥600,000、Indirect Cost: ¥180,000) Fiscal Year 2024: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000) Fiscal Year 2023: ¥2,340,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥540,000)
Keywords	LSI / 低消費電力 / 配線 / トランジスタ
Outline of Research at the Start	近年の半導体不足が深刻化し、国内で半導体製造を行う動きが加速している。その中にあって、３次元集積回路では配線によるトランジスタへの電圧供給の低下や消費電力の増加の問題が顕在化してきた。本研究では、従来技術の諸問題を解決する最重要要素技術して位置づけられている高性能裏面配線技術を導入した新たな半導体製造の実現に向けた配線の低温成膜技術を検討する。特に、申請者らが他社の追随を許さない独壇場となっている低温成膜技術を裏面配線構造に応用することで、高機能な拡散バリヤや絶縁膜を実現することが可能となる。この研究の成果は、国内外を問わず、半導体産業の発展にも大きく貢献できるものと考えている。