A study of SNN device using serial approximate adders
| Project/Area Number |
23K11034
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Kumamoto University |
|---|
Principal Investigator |
飯田 全広 熊本大学, 半導体・デジタル研究教育機構, 教授 (70363512)
|
|---|
| Project Period (FY) |
2023-04-01 – 2027-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
Fiscal Year 2026: ¥520,000 (Direct Cost: ¥400,000、Indirect Cost: ¥120,000)
Fiscal Year 2025: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2024: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
Fiscal Year 2023: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000)
|
|---|
| Keywords | SNN / 概略計算 / LSI |
|---|
| Outline of Research at the Start |
現在のスパイキングニューラルネットワーク（SNN）専用デバイスは，DNNデバイスと比較して消費電力では優位であるものの，ニューロンの集積度がまだ低く認識精度が劣るという課題がある．本提案は，デジタル方式に概略演算器を導入し，正確な計算を放棄する代わりに集積度の向上とさらなる低消費電力化する方式の確立を目指す．さらにアプリケーションを用いて認識精度を評価する．
|
| Outline of Annual Research Achievements |
現在のスパイキングニューラルネットワーク（SNN）専用デバイスは、脳科学分野で成果を上げているが、アナログ方式では工学応用には向かず、デジタル方式ではDNN（Deep Neural Network）デバイスと比較して消費電力では優位であるものの、ニューロンの集積度がまだ低く認識精度が劣るという課題がある。本提案は、デジタル方式に特許出願している概略演算器を導入し、正確な計算を放棄する代わりに集積度の向上とさらなる低消費電力化する方式の確立を目指す。さらにアプリケーションを用いて認識精度を評価する。
本研究では、SNN型デバイス開発の前段階として、提案方式のハードウェア構成、推論精度を、FPGAボードを用いてプロトタイピングすることで検証する。また、ソフトウェアシミュレータで確認されているアプリケーションを実際のFPGAを用いて評価し、動作タイミング、性能、電力消費等も評価する。その結果に基づいてSNN型デバイス設計に繋げる。
現在の研究フェーズでは、手書き文字認識（画像処理）、音源定位（時系列処理）、倒立振子（制御）の３つのアプリケーションを対象として、SNNソフトウェアシミュレータを用いて認識精度の検証を実施している。また、その結果、いずれのアプリケーションにおいても期待通りの結果を得ており、それを受けて、各モデルのニューロン数、シナプス結合数、演算精度の最適化を行っている。これらの成果を元にハードウェア化の検討を開始した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
異なる種類のアプリケーションをSNNで実装し、ニューロン数、シナプス結合数等の評価を行っている。その結果をハードウェア化の検討材料に結び付けられていることから、これまでの研究計画から大きく外れるものではない。
今後は、これらの検討結果を受けて、SNN型デバイス開発の前段階として、提案方式のハードウェア構成、推論精度を、FPGAボードを用いてプロトタイピングすることで検証していく。
|
| Strategy for Future Research Activity |
今後の研究の方針としては、１つめとしてはSNNチップに向けたハードウェア化の検討である。これにはデバイス構造、演算精度の最適化、回路規模評価、性能評価が含まれる。また、異なるアプリケーションを１つのチップに実装するための仕組み、ハードウェア構成、処理の記述方式の検討を進めす。２つ目は上記を馬得てSNNの演算方式、回路構成等の特許化を行う。３つ目は成果発表を推進する。
また、LSI化の検討が順調に進んだ場合、LSI試作のためにステップアップ申請を検討する。
|
Report
(1 results)
Research Products
(1 results)
