| Project/Area Number |
23K11037
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Hiroshima City University |
|---|
Principal Investigator |
市原 英行 広島市立大学, 情報科学研究科, 教授 (50326427)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,030,000 (Direct Cost: ¥3,100,000、Indirect Cost: ¥930,000)
Fiscal Year 2025: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000)
Fiscal Year 2024: ¥1,300,000 (Direct Cost: ¥1,000,000、Indirect Cost: ¥300,000)
Fiscal Year 2023: ¥1,040,000 (Direct Cost: ¥800,000、Indirect Cost: ¥240,000)
|
|---|
| Keywords | Error Tolerance / Approximate Computing / 信頼性 / LSI Testing / LSI CAD / Dependable Computing / 計算機システム / Stochastic Computing / Reliability / Testing |
|---|
| Outline of Research at the Start |
エラーに耐性を持つアプリケーションのための論理回路（ETA回路）の信頼性に着目し，高信頼設計法とテスト手法に関する研究を行う．決定論的計算法と確率的計算法の両方のアプローチに対して，ETA回路の信頼性解析手法を確立し，それを用いた高信頼ETA回路の自動設計手法を提案する．また，ETA回路を実装したLSIを低コストでテストするための手法を開発し，それに適したテスト容易化設計手法も提案する．これにより，本質的に回路面積，回路遅延，消費電力が小さいETA回路の信頼度を最大化することが可能となるだけでなく，そのようなETA回路に対して低コストで高品質なテストができるようになる．
|
| Outline of Annual Research Achievements |
本研究ではエラーに耐性を持つアプリケーションのための論理回路（ETA 回路）の信頼性に着目し，高信頼設計法とテスト手法を提案することを目的としており，(P1) から (P4) の4つのサブテーマからなる．初年度は，決定論的計算法と確率的計算法の両方のアプローチに対して，(P1) ETA 回路の信頼性解析手法を確立することと，(P3) ETA 回路を実装した LSI を低コストでテストするための手法を開発することを行った．
(P1) においては，故障モデルの1つである縮退故障に基づいた信頼性モデルを用いて，決定論的計算法に基づくETA回路（ETA-DC）である補正機構付き近似乗算器を対象に，信頼性についての解析を行った．この結果から補正機構付き近似乗算器の信頼度を最適化する設計に関する知見を得ることができた．この結果は国内会議で発表し，その発展した内容は国際会議で発表を行った．
(P3) においては，ETA回路のテスト手法として大きく2つの成果を得た．１つは，物体認識を目的としたビデオデコーダ回路を対象とした無参照テスト手法の改良である．従来法に対して新しいテスト尺度を導入することで，テスト品質を向上できることを示した．この成果は国内研究会で発表を行った．もう１つは，(P1)でも扱った補正機構付き近似乗算器を対象に，検出する必要の無い許容故障を検出せずに検出する必要のある非許容故障だけをテストする方法（過剰テスト緩和法）の効果と，近似乗算器の設計パラーメタの関係を考察である．この結果から過剰テストを緩和し実行歩留まりを向上される最低な設計があることが明らかになった．この結果は国内研究会で報告し，現在国際会議に投稿している．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
当初の予定どおり，(P1) ETA 回路の信頼性解析手法を確立することと，(P3) ETA 回路を実装した LSI を低コストでテストするための手法を開発することができ，それぞれ成果発表を行ったため．
|
| Strategy for Future Research Activity |
次年度は当初の予定どおりサブテーマの(P1)と(P3)の研究を続け，より発展した成果を目指す．また，年度の後半からは， (P2) 高信頼 ETA 回路設計手法の確立と，(P4) ETA 回路のテスト容易化設計手法の確立に着手する予定である．
|
