| Project/Area Number |
23K11133
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (C)
|
| Allocation Type | Multi-year Fund |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60100:Computational science-related
|
|---|
| Research Institution | The University of Aizu |
|---|
Principal Investigator |
中里 直人 会津大学, コンピュータ理工学部, 教授 (00392051)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
中田 真秀 国立研究開発法人理化学研究所, 開拓研究本部, 技師 (50469912)
河野 郁也 静岡理工科大学, 情報学部, 講師 (80838714)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,680,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥1,080,000)
Fiscal Year 2025: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2024: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2023: ¥2,340,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥540,000)
|
|---|
| Keywords | 高精度計算 / 多倍長精度計算 / FPGA / GPU / 多倍長精度浮動小数点演算 / 線形計算 / binary128演算 |
|---|
| Outline of Research at the Start |
本研究は, 多倍長精度浮動小数点演算の線形計算ライブラリMPLAPACKを2つの手法によりアクセラレーションし, アプリケーションとして半正定値計画法を高速化する. 演算フォーマットはIEEE 754-2008で定義されたbinary128演算を対象とする. 多くのアプリケーションで,汎用行列積(GEMM)の高性能化が必要なため, 我々はbinary128演算によるGEMMを再構成可能な集積回路FPGAで専用アクセラレータを実装するとともに, GPUでの最適化された実装をおこなう. 成果はMPLAPACKの拡張としてオープンソースで公開する.
|
| Outline of Annual Research Achievements |
2023年度は、 FPGAによるbinary128 演算の最適化と行列積の性能評価、また、最新のGPUを導入し GPUによるbinary128 GEMMの高速化について検討した。
FPGAによるbinary128演算の加算回路および乗算回路を最適化し、シストリックアレイとして実装することで行列積を高速化した。筑波大学計算科学研究センターCygnusシステムのFPGA Stratix10と、会津大学の研究室にあるFPGA Arria10およびAgilex10にて回路を実装して性能評価をおこなった。さらに、アプリケーションから呼び出せるようにGEMMライブラリを実装した。数値的な不安定性のために高精度演算による行列積を必要とするアプリケーションとして、LU分解と半正定値計画問題(Semidefinite Programming)の性能評価をおこなった。後者について、内点法を実装したプログラムSDPAの多倍長精度拡張バージョンと組み合わせ、複数のベンチマーク問題について、FPGAを利用して得られた解の品質がCPUで実行した場合と違いがないことを確認した。
GPUによるbinary128演算について、仮数部のビット幅を変更できる積和算カーネルを実装し、主にbinary128演算の動作検証をおこなった。このGPUの演算カーネルはOpenCLにて実装することで、複数のベンダーのGPUでの性能評価をおこなった。その派生として、可変精度演算フォーマットであるPOSITによる行列積をFPGAおよびGPUで実装し性能評価をおこなった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
FPGAによるbinary128演算のための演算回路を最適化し、FPGAボードとしてArria10, Stratix10, Agilex10を搭載したシステムで動作検証をおこなった。これを活用してFPGAによるbinary128演算を用いて半正定値計画問題の高速化を初めて実現した。この成果については国際会議(FCCM 2023)にて発表した。
線形方程式を解くためのベンチマークとしてLU分解をFPGAとGPUで実行し、実行中の消費電力を測定することで、電力あたりの演算性能を評価した。この成果については国内研究会(第17回アクセラレーション技術発表討論会)にて発表した。
可変精度演算フォーマットであるPOSITについても、行列積をFPGAおよびGPUで実装し、その性能評価をおこなった。高精度演算の選択肢としてPOSITが有効であることを確認できた。この成果については国際研究会(HPC Asia 2024)にて発表した。
|
| Strategy for Future Research Activity |
今年度、筑波大学計算科学研究センターのCygnus/Pegasusシステムを利用し、FPGA/GPUによるbinary128 GEMMの総合的な性能評価をおこなう。GPUでの性能評価では、演算カーネルの詳細な命令プロファイリングを通じて、さらなる最適化について検討する。FPGAのGEMM回路およびGPUの演算カーネルをMPLAPACKと統合し、様々な線形計算で検証をおこなう。さらに、SDPAでの解の精度についても検証する。随時、研究打ち合わせをオンラインおよび対面で実施し、研究成果を国内研究会で報告する予定である。
|
