| Project/Area Number |
23K13372
|
|---|
| Research Category |
Grant-in-Aid for Early-Career Scientists
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
間脇 武蔵 東北大学, 未来科学技術共同研究センター, 助教 (10966328)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥4,680,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥1,080,000)
Fiscal Year 2025: ¥780,000 (Direct Cost: ¥600,000、Indirect Cost: ¥180,000)
Fiscal Year 2024: ¥1,950,000 (Direct Cost: ¥1,500,000、Indirect Cost: ¥450,000)
Fiscal Year 2023: ¥1,950,000 (Direct Cost: ¥1,500,000、Indirect Cost: ¥450,000)
|
|---|
| Keywords | メモリ / 半導体 / 計測技術 / 不揮発性メモリ / アレイテスト回路 / 統計的評価 / 三次元積層 / マイクロバンプ / 次世代メモリ / 評価技術 / 電気的特性 |
|---|
| Outline of Research at the Start |
次世代の低消費電力な高速不揮発性メモリの研究開発を促進するために、最短2週間のターンアラウンドタイム・従来比1/2以下の低コストで設計・試作が可能であり、統計的な電気的計測を行うテスト回路を用いた、消費電力を1/10以下に抑えた次世代メモリの解析・評価技術の確立を目的とする。
これはメモリ分野の研究開発の機会を拡大し新現象の発見・解明、新規メモリ材料開発等の学術的課題の解決に貢献し、また半導体分野全体の研究開発を促進に寄与する。
|
| Outline of Annual Research Achievements |
本研究の目的は、次世代の低消費電力な高速不揮発性メモリの研究開発を促進するために、最短2週間のターンアラウンドタイム・従来比1/2以下の低コストで設計・試作が可能であり、消費電力を1/10以下に抑えた次世代メモリの統計的な解析・評価技術の確立である。本技術では下地となるテスト回路部分を共通に使用することで、様々な次世代メモリ素子の統計的な電気的計測が可能になる。メモリ材料の評価を行う場合は周辺回路によりメモリの高・低抵抗状態を切り替えてそれぞれの抵抗値を測定することが可能であり、メモリの信頼性・耐久性、ばらつきや雑音を統計的に評価することが可能となる。本研究は次世代メモリの評価機会を拡大することで、当該分野の研究を促進・発展することに寄与すると考えられる。
次世代メモリの統計的な電気計測を行うテスト回路を設計しその作製を行った。テスト回路の作製は自作の測定系及び新規設計を行ったチップを用い、さらにテスト回路に搭載した動作検証用ポリシリコン抵抗素子を用いて、テスト回路の動作検証を行った。テスト回路を用いた次世代メモリ素子の計測により、短ターンアラウンドタイム・低コストでの試作、及び電流・抵抗・容量の統計的計測が可能であるか評価した。また次世代メモリ材料として、まず酸化ハフニウム(HfOx)を形成し解析・評価を行った。次世代メモリの電気的特性を決定づける主分布から外れるような統計的な現象が、微細化に伴って発生するのか或いは製造技術のばらつき等に起因するものなのか調査を行っている。
今後、三次元積層技術を導入した追加形成プロセスを開発し、さらに様々な材料に対応した解析・評価技術への改良を行う。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
次世代メモリの統計的な電気計測を行うテスト回路の設計とその作製がおおよそ完了している。当初の進捗スケジュールに対しておおむね順調に進展していると考える。
具体的には、テスト回路の作製は自作の測定系及び新規設計を行ったチップを用い、さらにテスト回路に搭載した動作検証用ポリシリコン抵抗素子を用いて、テスト回路の動作検証を行った。テスト回路を用いた次世代メモリ素子の計測により、短ターンアラウンドタイム・低コストでの試作、及び電流・抵抗・容量の統計的計測が可能であるか評価した。また次世代メモリ材料として、まず酸化ハフニウム(HfOx)を形成し解析・評価を行った。
現在、次世代メモリの電気的特性を決定づける主分布から外れるような統計的な現象が、微細化に伴って発生するのか或いは製造技術のばらつき等に起因するものなのか調査を行っている。この点に関しても当初の進捗スケジュールに対しておおむね順調に進展していると考えている。
|
| Strategy for Future Research Activity |
今後、マイクロバンプを用いた三次元積層技術を導入する。追加形成プロセスにより三次元的にチップ同士を接合し、より次世代メモリ素子等の形成に関する制約を無くし、様々な材料に対応した解析・評価技術へと改良を行う予定である。
また次世代メモリに適した材料の選定及び高性能なメモリ素子を開発するための指針を明らかにする。さらに本技術の応用として本研究の応用事項として三次元積層技術を用いた次世代メモリ搭載テスト回路によって、インメモリコンピューティングに関する集積回路の動作を評価し、開発のための方針を明らかにすることを検討中である。インメモリコンピューティングでは、メモリ内部でデータ保存とコンピューティングの両方を実行する。従ってメモリネットワーク内で大量のデータを移動せずにデータ処理が高度に並列化されるため、消費電力を大きく削減することが可能である。
応用方策と並行して、次世代メモリ材料として酸化マグネシウム(MgOx)等を追加形成プロセスにより形成し、メモリとしての解析・評価も行っていく予定である。
|
