| Project/Area Number |
23K16958
|
|---|
| Research Category |
Grant-in-Aid for Early-Career Scientists
|
| Allocation Type | Multi-year Fund |
|---|
| Review Section |
Basic Section 61040:Soft computing-related
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
守谷 哲 東北大学, 電気通信研究所, 特任助教 (10898117)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2023)
|
| Budget Amount *help |
¥2,860,000 (Direct Cost: ¥2,200,000、Indirect Cost: ¥660,000)
Fiscal Year 2025: ¥1,170,000 (Direct Cost: ¥900,000、Indirect Cost: ¥270,000)
Fiscal Year 2024: ¥910,000 (Direct Cost: ¥700,000、Indirect Cost: ¥210,000)
Fiscal Year 2023: ¥780,000 (Direct Cost: ¥600,000、Indirect Cost: ¥180,000)
|
|---|
| Keywords | 神経回路モデル / 脳型計算 / 学習 / アナログ回路 / 不揮発性メモリ / スパイキングニューラルネットワーク / エッジコンピューティング / リザバー計算 |
|---|
| Outline of Research at the Start |
本研究では、神経回路の動作を模倣した脳型計算機において課題となっている消費電力と回路面積の増大の問題を解決するため、外部からの給電が無くとも記憶内容を維持できる不揮発性メモリデバイスのスパイキングニューラルネットワークへの応用、および不揮発性メモリデバイスの特性を考慮した適切な学習機構を構築することで、エッジデバイスに必須である低消費電力性・省面積性を兼ね備えたハードウェア実装技術を確立する。
|
| Outline of Annual Research Achievements |
神経回路の動作を模倣した脳型計算機において課題となっている消費電力と回路面積の増大の問題を解決し，エッジデバイスに必須である低消費電力性・省面積性を兼ね備えたハードウェア実装技術を確立するために，不揮発性を有したメモリデバイスのスパイキングニューラルネットワーク(SNN)への応用，およびメモリデバイスの特性を考慮した適切な学習機構の構築を行っている．SNNのニューロン間の結合をアナログメモリデバイスにより実装した場合，シナプス乗算がメモリで行われるため，回路面積を削減できることが期待できる．これまでに設計したアナログ的に動作するスパイキングニューロン回路に加え，不揮発性メモリデバイスであるSOT-MRAMの動作をモデリングし，それらを結合した際の動作をSPICEシミュレーションより調べた．作成したモデルが所望のシナプス荷重値を記憶し，スパイクを電流に変換できることを確かめた．更に，シナプス荷重値の更新量を電圧として与えることにより，SOT-MRAMの抵抗を動的に変えるための回路構成についても検討した．これは，神経スパイクのタイミングに依存して細胞間の結合重みが変化するスパイクタイミング依存可塑性（STDP）などのオンライン学習則を用いる際に必要な機能である．また，以前に試作したSTDPの機能を実現するアナログLSIを測定し，出力電圧が神経スパイクの時間差に対して指数関数的に変化することを実機測定から確かめた．更に，現在のシナプス荷重値によってシナプス荷重値の変化量が変わる荷重値依存性の効果や，重要度が低い細胞間の結合を減弱させる効果についても実測より確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
不揮発性メモリデバイスであるSOT-MRAMの動作をモデリングし，スパイキングニューロン回路と結合した際の動作をSPICEシミュレーションから調べており，当初の研究計画で示していた通りに研究が進捗している．またSTDP則を実現するアナログ回路の実測結果より，この回路から出力された電圧値を元にメモリデバイスの荷重値をオンラインで更新できる可能性が示された．これは当初の研究計画には示していなかった成果であり，より効率的に学習を実現しうる専用ハードウェアの開発に繋がる．現在はシミュレーションの結果を踏まえ，不揮発性メモリを制御し，情報処理に応用するための回路設計を進めている．以上を踏まえ，進捗状況を２．概ね順調に進捗しているとした．
|
| Strategy for Future Research Activity |
当初の研究計画通り，計算機上に構築したスパイキングニューロン回路・SOT-MRAMを用いてネットワークを構成し，時系列情報処理に応用する．情報処理の結果から提案アーキテクチャの可拡張性や信頼性について評価する．更にSOT-MRAMの制御用回路をプリント基板で設計し，素子の基本的なメモリ動作や動特性，ばらつきを評価する．測定結果をシミュレーションモデルに反映し，素子ばらつきを考慮したシミュレーションを行うことで，実現可能なネットワーク規模や適応可能なタスクについて明らかにする．
|
