| Project/Area Number |
23K20927
|
|---|
| Project/Area Number (Other) |
21H01303 (2021-2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2021-2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 21010:Power engineering-related
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
岩室 憲幸 筑波大学, 数理物質系, 教授 (50581203)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
原田 信介 国立研究開発法人産業技術総合研究所, エネルギー・環境領域, 副研究センター長 (20392649)
矢野 裕司 筑波大学, 数理物質系, 准教授 (40335485)
|
|---|
| Project Period (FY) |
2021-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥16,250,000 (Direct Cost: ¥12,500,000、Indirect Cost: ¥3,750,000)
Fiscal Year 2024: ¥3,770,000 (Direct Cost: ¥2,900,000、Indirect Cost: ¥870,000)
Fiscal Year 2023: ¥6,110,000 (Direct Cost: ¥4,700,000、Indirect Cost: ¥1,410,000)
Fiscal Year 2022: ¥3,900,000 (Direct Cost: ¥3,000,000、Indirect Cost: ¥900,000)
Fiscal Year 2021: ¥2,470,000 (Direct Cost: ¥1,900,000、Indirect Cost: ¥570,000)
|
|---|
| Keywords | SiC MOSFET / 高信頼性特性 / 負荷短絡 / 機械応力 / 残留ダメージ / SiC-MOSFET / 負荷短絡試験 / Jd-Vgs特性 / NIT密度 / ゲート底部電界保護層 / SiCMOS結晶面 / ゲートもれ電流 / 負荷短絡破壊 / 電気－熱－応力連成解析 / TCADシミュレーション / アルミ電極と銅電極 / 引っ張り応力、せん断応力 / SiC/SiO2界面 |
|---|
| Outline of Research at the Start |
本研究は、インテリジェント機能（異常検知・保護機能）を有したSiC-MOSFETの長期信頼性実現に関する研究である。SiC-MOSFETが負荷短絡状態になると、半導体材料だけでなく、半導体以外の周辺部に大きなダメージが生じ、それにより長期信頼性の劣化が問題になることを2020年に突き止めた。本研究ではこれをさらに発展させ、SiC-MOSFET素子内の構成部材の違いによる線膨張係数差に起因した機械的応力と、負荷短絡状態で素子に印加される高電圧・大電流といった電気的負荷との相関性を、詳細なTCADシミュレーション技術と素子評価を通して解析する。そして高信頼性実現のための設計指針を明らかにする。
|
| Outline of Annual Research Achievements |
負荷短絡ストレスがSiC-MOSFETの電気特性に与える影響をゲート構造の異なるSiC-MOSFETを実測し、かつTCADシミュレーションを用いて詳細に解析した。今年度は特にゲート電極底部の電界緩和p層の有無が特性変動に与える影響について解析をした。
まず、負荷短絡ストレス後にId-Vgs特性変動を通常のプレーナ型素子とトレンチ型素子で評価した結果、プレーナ型素子は正方向に、トレンチ型素子は負方向にそれぞれ変動したことを確認した。
考察：プレーナ型素子は電子を、またトレンチ型素子は正孔を捕獲するNIT密度が多いという先行研究の結果から説明できる。プレーナ型素子の場合、ゲートに正バイアスを印加した際にチャネル部に形成された電子が酸化膜中のNITに捕獲され、これが正方向の特性変動を引き起こした。一方トレンチ型素子の場合、シミュレーションよりゲート酸化膜底部 n-層/SiO2界面に正孔の層ができていることが新たに判明し、この正孔がNITに捕獲されたことで、逆に負方向に変動したと考えられる。
一方ゲート電極底部にp層を設けたトレンチ型素子で同様の実験を行った結果 、Jd-Vgs特性の変動は正方向、負方向とも見られなかった。これは、上記p層がゲート酸化膜底部への電界集中が緩和されるように設計されているため、通常のトレンチ型素子とは異なり酸化膜底部に正孔の層は形成されないためであると考えられる。これによりチャネル領域で電子がほぼ捕獲されず、かつ酸化膜底部で正孔の捕獲も起こらないため、Jd-Vgs特性は変動しなかったと考えられる。
以上より、負荷短絡ストレスに対してはゲート保護構造を有するトレンチ型素子が優れた安定性を有していることがわかった。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
SiC-MOSFETのゲート構造の違いと特性変動の関係性、ならびにトレンチ型素子の電界緩和層の特性変動への効果についても理解することができた。また、研究計画に概ね沿ったスケジュールで進行している。昨年度明確にしたゲート構造とSiC結晶面の違い、さらにはNIT欠陥密度の違いに加え、高電圧印加時のトレンチゲート電極底部の正孔発生の有無がもたらすId-Vgs特性変動発生のメカニズムをある程度明確にすることができた。
そして今年度取得した評価・解析結果を研究代表者、研究協力者、ならびに担当している筑波大学大学院生間で共有・議論し、そのメカニズムを整理した。その内容の一部はパワー半導体デバイス分野で権威ある国際学会ISPSD2023にて「Oral」にて論文発表することができ、大きな反響を得ることはできた。
|
| Strategy for Future Research Activity |
負荷短絡時の高ドレイン電圧印加条件下にて発生するゲート電極底部の正孔が、Jd-Vgs特性変動に影響を及ぼす可能性があることを今年度見出した。SiC トレンチMOSFETはそのゲート酸化膜保護のため、ゲート電極近傍にp+層を設ける設計をしなくてはならない。このゲート酸化膜保護用p+層により、前述の正孔発生が抑制されると考えられるため、今年度はこのp+層のJd-Vgs特性変動の効果を明らかにしたい。もしこのことが明らかになれば、負荷短絡後の特性変動に対して、プレーナゲートよりもトレンチゲートの方が有利であると結論付けることが可能になるかもしれず、SiC MOSFET設計指針の明確化につながると思われる。
|
