Research Project
Grant-in-Aid for Scientific Research (B)
半導体デバイスの極限微細化による高性能化と伝送データの大容量化に伴い、電気配線による高速信号伝送の要求が高まりつつある。しかし、配線の寄生容量等に起因する波形劣化により高速信号伝送が困難となり、トランジスタの処理能力が十分に活かされずにVLSIシステム全体の動作速度が配線に律速される問題が顕在化している。本研究課題では、無線通信の分野で用いられている高度な符号化・信号処理技術が、VLSIシステムの情報伝送の高性能化に適用可能であることを新たな着眼点とし、「配線の高性能化に着目したデバイスを活かす集積回路の設計および評価技術体系の構築」を検討する。