| Project/Area Number |
23K21650
|
|---|
| Project/Area Number (Other) |
21H03404 (2021-2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2021-2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
鬼沢 直哉 東北大学, 電気通信研究所, 准教授 (90551557)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
羽生 貴弘 東北大学, 電気通信研究所, 教授 (40192702)
|
|---|
| Project Period (FY) |
2021-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥17,030,000 (Direct Cost: ¥13,100,000、Indirect Cost: ¥3,930,000)
Fiscal Year 2024: ¥3,120,000 (Direct Cost: ¥2,400,000、Indirect Cost: ¥720,000)
Fiscal Year 2023: ¥2,990,000 (Direct Cost: ¥2,300,000、Indirect Cost: ¥690,000)
Fiscal Year 2022: ¥7,280,000 (Direct Cost: ¥5,600,000、Indirect Cost: ¥1,680,000)
Fiscal Year 2021: ¥3,640,000 (Direct Cost: ¥2,800,000、Indirect Cost: ¥840,000)
|
|---|
| Keywords | ストカスティック演算 / シミュレーテッドアニーリング |
|---|
| Outline of Research at the Start |
近年, D-Wave Systems社を始めとする量子アニーリンク（QA）マシンは，組合せ最適化問題を高速に計算可能な手法として期待されている．一方て，計算処理可能なハミルトニアンにはノート数・結合数なとのハラメータか限定されており，実用的な大規模組合せ最適化問題の処理は非常に困難てある．本研究ては，古典計算機て量子アニーリンク計算を模擬可能な量子モンテカルロ法(QMC)に着目し，大規模な組合せ最適化問題を処理可能なQMCに基つくハートウェアフラットフォームの実現を目指す.
|
| Outline of Annual Research Achievements |
2023年度は，2022年度に考案したストカスティック演算に基づく擬似量子アニーリング(SSQA)アルゴリズムを，FPGA(filed programmable gate array）へのハードウェア実装および評価を行った．FPGAへの実装にあたっては，複数の層（トロッタ層）からなるSSQAを高効率に処理可能なハードウェアアーキテクチャが必須である．高効率に処理するためには並列処理が有効であり，提案方式ではトロッタパラレルでノード計算を行うことで，トロッタ数にメモリ使用量が依存しないアーキテクチャの実現に成功した．提案アーキテクチャを小型FPGAボードであるPYNQに実装し，最大800ノードの組合せ最適化問題を処理可能にした研究成果は，International Conference on Field Programmable Technology 2023に採択された．
またアニーリング処理においては，温度パラメータなどのハイパーパラメータを適切に設定することで高確率で組合せ最適化問題の最適解を得ることができるが，ハイパーパラメータの決定にはパラメータ探索が必要であり計算コストが大きい問題が存在した．そのため，組合せ最適化問題を表現するグラフの情報から，統計的に温度パラメータなどを決定可能な手法を考案することで，パラメータ探索なしで高精度でアニーリング処理を行うことが可能になった．その研究成果は，IEEE Open Journal of Signal Processingに採録された．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
今年度設定した研究方針であるFPGAへの実装・評価，およびハイパーパラメータの決定手法の考案など，当初の予定通りに研究成果が挙げられていることから，おおむね順調に進呈している．
|
| Strategy for Future Research Activity |
最終年度は，2023年度に実現したSSQAアルゴリズムの小規模FPGA実装・評価を拡張させ，数千以上のノードの問題を解決可能な大規模ハードウェアアーキテクチャの考案を行う．現在のアーキテクチャはメモリ使用量がトロッタ層（数）に依存しない構造を取る一方で，ロジック部分に関しては大きく依存してしまう傾向が見られた．そのため，この問題を解決可能な新たなアーキテクチャを考案し，FPGAによる実装・評価，およびCPUやGPU実装と比較を行い，提案方式の有効性を明らかにする．
また，2023年度に考案したハイパーパラメータ決定手法は，量子効果を考慮しない従来アルゴリズムであるSSA(Stochastic Simulated Annealing)用に開発したもので，本研究課題で提案したSSQA用にはそのまま適用することが難しい．そのため，ハイパーパラメータ決定手法を拡張させ，量子効果を表現するとロッタ層間の相互作用を考慮したアルゴリズムの開発を行う．これにより，提案SSQAアルゴリズムにおいても，ハイパーパラメータ探索が不要となるため，高速に組合せ最適化問題を解決可能になる．
|
