| Project/Area Number |
23K21652
|
|---|
| Project/Area Number (Other) |
21H03408 (2021-2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2021-2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Nagoya Institute of Technology |
|---|
Principal Investigator |
津邑 公暁 名古屋工業大学, 工学(系)研究科(研究院), 教授 (00335233)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
五島 正裕 国立情報学研究所, アーキテクチャ科学研究系, 教授 (90283639)
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
小泉 透 名古屋工業大学, 工学(系)研究科(研究院), 助教 (20981525)
眞下 達 名古屋工業大学, 工学(系)研究科(研究院), 助教 (10908479)
|
|---|
| Project Period (FY) |
2021-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥17,160,000 (Direct Cost: ¥13,200,000、Indirect Cost: ¥3,960,000)
Fiscal Year 2024: ¥4,810,000 (Direct Cost: ¥3,700,000、Indirect Cost: ¥1,110,000)
Fiscal Year 2023: ¥3,640,000 (Direct Cost: ¥2,800,000、Indirect Cost: ¥840,000)
Fiscal Year 2022: ¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2021: ¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
|
|---|
| Keywords | 計算機システム / 並列処理 / 共有メモリ / マルチスレッディング / 並行性制御 / トランザクショナルメモリ / ソフトウェア開発効率化 |
|---|
| Outline of Research at the Start |
HPC分野で用いられる大規模計算環境では，最大性能のために生産性が犠牲となっている．この問題は，今後メニーコア・メニーノード化が進むにつれ，より深刻になっていく．トランザクショナルメモリ（TM）は，生産性の高いパラダイムとして有望視されているものの，メニーコア・メニーノード向けの実用的実装は存在しない．本研究では，ハードウェアTM/ソフトウェアTMの実装の違いを超えたTM処理の本質を問い，ハードウェアTMとソフトウェアTMの融合方法，およびTMとアプリケーション間の役割分担を抜本的に見直すことで，既存のTM実装が持つ問題や制約を解消し，メニーコア・メニーノード向け実用的TM実装の開発を目指す．
|
| Outline of Annual Research Achievements |
既存のメニーノード向け分散トランザクショナルメモリは，マルチコアプロセッサ向けトランザクショナルメモリにおける手法を踏襲しているものが多く，生産性と性能を両立した実
用的なシステムの実現に向けて，競合検出手法の抜本的な改善が必要である．メニーノード向けのに求められる要件として，スケーラビリティがあること，Opacityが保証されていること，透過的なハイブリッド並列が可能であることの3つを整理し，これらの要件を満たすための方針を検討した．そのうえで，ソフトウェアキャッシュ及び同期不要なクロックを導入することで，これらの要件を満たす分散トランザクショナルメモリを提案した．また，導入したソフトウェアキャッシュがスケーラビリティを損ねることがないよう，キャッシュの構成要素を分散化したり，コヒーレンス制御をトランザクションの制御と融合することで，通信回数の抑制や通信遅延の隠蔽を行い，ノード数の増加に伴う性能低下を抑制できる手法を提案した．提案したソフトウェアキャッシュ及び同期不要なクロックの有効性をマイクロベンチマークを用いて評価し，分散トランザクショナルメモリの一実装であるHyflowCPPと比較して，Single Writer Multiple Readerタイプのマイクロベンチマークでは，最大5.5倍，平均4.6倍の性能向上を，Multiple Writer Multiple Readerタイプのマイクロベンチマークでは，最大3.4倍，平均2.5倍の性能向上を確認した．
|
| Current Status of Research Progress |
Current Status of Research Progress
3: Progress in research has been slightly delayed.
Reason
我々の研究を通じ，これまでデファクトスタンダードとされてきたベンチマークであるSTAMPが，TM処理系を評価するにあたって適切ではないことが明らかになった。そのため，TM処理系を正当に評価可能なベンチマークを，STAMPを改変することで実現する必要が生じ，ベンチマーク開発と並行して研究を進めている。また，分散環境におけるトランザクショナルメモリ向けベンチマークも不在であり，こちらの開発も併せて行っている。
|
| Strategy for Future Research Activity |
従来よりもスケーラビリティの高い分散トランザクショナルメモリの実装がおおよそ完成したため，並行して開発しているベンチマークによりこれを詳細に評価する。また，評価を通じて実装上のボトルネックを探り，それを高速化するための実装最適化や，ハードウェア機構によるアクセラレーションについて検討することで，より実用性の高い分散トランザクショナルメモリの実現に向けて研究を進める。
|
