Development of one-chip complementary inverters using SiC lateral super-junction power MOSFETs
| Project/Area Number |
23K22810
|
|---|
| Project/Area Number (Other) |
22H01540 (2022-2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2022-2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 21060:Electron device and electronic equipment-related
|
|---|
| Research Institution | University of Tsukuba |
|---|
Principal Investigator |
矢野 裕司 筑波大学, 数理物質系, 准教授 (40335485)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
岩室 憲幸 筑波大学, 数理物質系, 教授 (50581203)
|
|---|
| Project Period (FY) |
2022-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥17,160,000 (Direct Cost: ¥13,200,000、Indirect Cost: ¥3,960,000)
Fiscal Year 2025: ¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥4,940,000 (Direct Cost: ¥3,800,000、Indirect Cost: ¥1,140,000)
Fiscal Year 2023: ¥4,940,000 (Direct Cost: ¥3,800,000、Indirect Cost: ¥1,140,000)
Fiscal Year 2022: ¥3,120,000 (Direct Cost: ¥2,400,000、Indirect Cost: ¥720,000)
|
|---|
| Keywords | SiC / 相補型インバータ / 超接合MOSFET / MOSFET / 超接合 |
|---|
| Outline of Research at the Start |
本研究は、使いやすく小型高効率化が可能となるSiC半導体を用いたワンチップ相補型電力変換器に関するものである。n型素子に比べて抵抗の高いp型パワーMOSFETに対し、横型構造及び超接合構造を取り入れることで低抵抗化を図る。1kV級素子を設計・試作してp型素子の高耐圧・低損失化を実現する。さらに、p型とn型素子を組み合わせた相補型インバータ回路を同一基板上に形成し、SiCの特長を活かした小型・高耐圧・低損失・高周波動作が可能な新しいワンチップ相補型電力変換器の実現を目指す。
|
| Outline of Annual Research Achievements |
本研究では、SiCを用いた横型構造の低抵抗p型超接合パワーMOSFETの開発と、n型素子と併せてモノリシックに形成したワンチップ相補型電力変換器の実現を目指している。2022年度は、主に現有プロセス技術の適用を想定した横型超接合pMOSFETの最適設計と、相補型動作時を想定した正負の繰り返しパルスがゲートに入力された際のMOSFET動作に関する研究を行った。
・横型超接合pMOSFETの設計では、半絶縁性SiC基板に対してイオン注入で超接合構造を形成し、1kV程度の耐圧を得るための最適構造を、3次元TCAD解析を用いて検討した。ピラーの深さやピラーおよびドリフト層の不純物濃度をパラメータとし、それらが耐圧に与える影響を調査した。耐圧はピラー深さやピラーの不純物濃度の変動に弱く、プロセス上の弱点になりうることが判明し、この特徴はチャージバランスで説明可能である。最適設計では耐圧は986Vであり、この時の超接合層の抵抗は147mΩcm2であり、超接合構造を導入しない場合の約1/4の値が得られた。これらは室温時の特性であるが、実用的な温度(150度程度)を想定すると、キャリア密度が増加してさらなる低抵抗化が可能となる。
・ゲートに正負を繰り返すパルスを入力した際のMOSFETの諸特性を評価した。チャージポンピング法によるpMOSFETの界面特性評価では、蓄積から反転へのパルス遷移時間依存性が大きく、nMOSFETと同様に、伝導帯近傍に界面欠陥が多いことが分かった。3値パルスのチャージポンピング測定からは、界面近傍酸化膜欠陥が価電子帯側にも存在することが明らかとなった。nMOSFETへの長時間ゲートパルス印加によるしきい値電圧変動試験では、スイッチングにおける蓄積から反転へと遷移する際に界面準位を介した捕獲正孔と反転層電子の再結合エネルギーにより反転層電子が酸化膜に注入されるモデルを示し、様々なパルス条件によるしきい値電圧変動が説明可能であることを示した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
現実的な微細加工技術とイオン注入の加速エネルギーを考慮し、1um程度のピラー間隔および0.7um程度のピラー深さで、目標としている1kV級の超接合構造を設計できた。また、プロセスシミュレータによるイオン注入プロファイル形成も順調に進んでいる。実際の素子作製に向けた要素実験には未着手であるが、プロセスフローを構築している。最終的な相補型インバータで想定される動作時の課題となると考えられる、しきい値変動についての評価手法を確立できた。以上のことから、おおむね順調に進展していると判断した。
|
| Strategy for Future Research Activity |
引き続き、3次元TCADを用いた横型超接合構造の設計を進める。オン抵抗低減のための新規アイディアを取り入れた設計を行うとともに、高温におけるキャリア密度の増加（オン抵抗低減）を考慮した特性を把握し、nMOSFETとの相違を明確にしたうえで、電流バランスの取れた素子設計に取り組む。
設計した横型超接合構造実現のため、微細マスクパターンの形成と半絶縁性SiC基板へのイオン注入の基礎実験に取り組む。研究室の設備だけでなく、学内外の共同利用設備も積極的に活用して研究を進める。
|
Report
(1 results)
Research Products
(8 results)
