| Project/Area Number |
23K24812
|
|---|
| Project/Area Number (Other) |
22H03556 (2022-2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2022-2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
|
|---|
| Research Institution | Institute of Science Tokyo |
|---|
Principal Investigator |
菅原 聡 東京工業大学, 科学技術創成研究院, 准教授 (40282842)
|
|---|
| Project Period (FY) |
2022-04-01 – 2027-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥16,640,000 (Direct Cost: ¥12,800,000、Indirect Cost: ¥3,840,000)
Fiscal Year 2026: ¥3,250,000 (Direct Cost: ¥2,500,000、Indirect Cost: ¥750,000)
Fiscal Year 2025: ¥3,250,000 (Direct Cost: ¥2,500,000、Indirect Cost: ¥750,000)
Fiscal Year 2024: ¥3,250,000 (Direct Cost: ¥2,500,000、Indirect Cost: ¥750,000)
Fiscal Year 2023: ¥3,250,000 (Direct Cost: ¥2,500,000、Indirect Cost: ¥750,000)
Fiscal Year 2022: ¥3,640,000 (Direct Cost: ¥2,800,000、Indirect Cost: ¥840,000)
|
|---|
| Keywords | CMOS / SRAM / processing-in-memory / ニューラルネットワーク・アクセラレータ / マクロ技術 / AIアクセラレータ / ニューラルネットワーク / アクセラレータ / PIM / 低消費電力 |
|---|
| Outline of Research at the Start |
本研究課題ではULVR-SRAMを用い用いて構成されたPIM型NNアクセラレータの研究開発を行う．このULVR-SRAMには，EMP駆動による高エネルギー効率動作，超低電圧リテンションを用いたPGによる待機時電力削減モード，といったNNアクセラレータの高性能化に有効な機能を実装する．特にEMP動作によるエネルギー効率(TOPS/W)と積和演算の並列化によるから演算能力(TOPS)の大幅な向上を実現する．並列化には本代表者らが提案しているPIMアーキテクチャを用いる．
|
| Outline of Annual Research Achievements |
本研究課題ではULVR-SRAMを用い用いて構成されたPIM型NNアクセラレータの研究開発を行う．このULVR-SRAMには，エネルギー極小点(EMP)駆動による高エネルギー効率動作，超低電圧リテンションを用いたパワーゲーティング(PG)による待機時電力削減モード，といったNNアクセラレータの高性能化に有効な機能を実装する．特にVEMP動作によるエネルギー効率(TOPS/W)と積和演算の並列化によるから演算能力(TOPS)の大幅な向上を実現する．並列化には本代表者らが提案しているPIMアーキテクチャを用いる．
本年度は８並列の積和演算（MAC）ユニットを有するPIM型NNアクセラレータ・マクロの開発を行った．このマクロEMP動作から100TOPS/Wの高いエネルギー効率を実現できることを明らかにした．
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
本年度はこれまでに開発してきたULVR-SRAMを用いたPIM型NNアクセラレータ・マクロ（Shiotsu and Sugahara, IEEE JxCDC 2022）をベースに，そのMAC演算ユニットの並列化を行った. マルチポートセルを用いることなく，MAC演算を並列化できるPIMアレイの構成法を提案し，8並列のMAC演算ユニットを有するPIM型NNアクセラレータ・マクロの開発を進めた．
開発したマクロのEMP動作(0.4V)の解析から100TOPS/Wの高いエネルギー効率を実現できることを明らかにした．また，0.2Vの超低電圧リテンションを用いたPGによって0.4VのEMP動作時からでも待機時電力を70%以上削減できることを明らかにした．
|
| Strategy for Future Research Activity |
本研究代表者の提案したエネルギー最小点(EMP)動作とパワーゲーティング(PG)可能なULVR-SRAMを用いて，マルチポートセルを用いることなく積和(MAC)演算の並列化が可能なprocessing-in-memory (PIM)型のニューラルネットワークアクセラレータマクロ技術の開発を進める．
本技術をより推論精度の高いアクセラレータに応用するため，INT4等での演算可能なマクロ技術の開発を開始する．また，より効率的な並列化アレイの構成方法の開発も行う．以上の結果を総合してULVR-SRAMを用いたPIM型NNAマクロを実現するための基盤技術を準備・確立する．
|
