| Project/Area Number |
23K24913
|
|---|
| Project/Area Number (Other) |
22H03657 (2022-2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2022-2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 61040:Soft computing-related
|
|---|
| Research Institution | Tohoku University |
|---|
Principal Investigator |
佐藤 茂雄 東北大学, 電気通信研究所, 教授 (10282013)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
櫻庭 政夫 東北大学, 電気通信研究所, 准教授 (30271993)
山本 英明 東北大学, 電気通信研究所, 准教授 (10552036)
|
|---|
| Project Period (FY) |
2022-04-01 – 2025-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥17,550,000 (Direct Cost: ¥13,500,000、Indirect Cost: ¥4,050,000)
Fiscal Year 2024: ¥4,420,000 (Direct Cost: ¥3,400,000、Indirect Cost: ¥1,020,000)
Fiscal Year 2023: ¥4,680,000 (Direct Cost: ¥3,600,000、Indirect Cost: ¥1,080,000)
Fiscal Year 2022: ¥8,450,000 (Direct Cost: ¥6,500,000、Indirect Cost: ¥1,950,000)
|
|---|
| Keywords | エッジコンピューティング / スパイキングニューラルネットワーク / デジアナ混在CMOS回路 / リザバーコンピューティング |
|---|
| Outline of Research at the Start |
本研究では、エッジ側での電力制限を満たすために脳型計算機ハードウェアの極限までの低電力化を目的として、生体を模倣したデジアナ混在スパイキングニューラルネットワークハードウェアの開発を行う。デバイスと回路を融合した革新的ハードウェアを構築し、時系列信号の認識等への応用によりその有効性を明らかにする。また、これまでに提案されている様々な脳型計算機アーキテクチャとの比較により、提案手法の優位性と問題点を検証する。特にアナログ回路のばらつきを脳型学習によって吸収しうるかという長年の学術的議論に決着をつけ、工学的に最も優れたアーキテクチャを提案する。
|
| Outline of Annual Research Achievements |
本研究では、エッジ側での電力制限を満たすために、脳型計算機ハードウェアの極限までの低電力化を目的として、生体を模倣したデジアナ混在スパイキングニューラルネットワークハードウェアの開発を行う。デバイスと回路を融合した革新的ハードウェアを構築し、時系列信号の認識等への応用によりその有効性を明らかにする。また、これまでに提案されている様々な脳型計算機アーキテクチャとの比較により、提案手法の優位性と問題点を検証する。特にアナログ回路のばらつきを脳型学習によって吸収しうるかという長年の学術的議論に決着をつけ、工学的に最も優れたアーキテクチャを提案する。
今年度は昨年度に引き続き、ニューラルネットワークを構成する各種回路及びデバイスの開発を行った。スパイキングニューロン回路では回路パラメータを見直し、徹底的な省エネ化を図った。また、改良したシナプス回路やSTDP回路といった要素回路の動作をLSI上で確認した。さらに、不揮発アナログメモリの書き込み回路の設計を行った。
負性抵抗デバイスについては、総合的な観点から、当初想定していたSi/SiGe共鳴トンネルダイオードではなくエサキダイオードを開発することに方針を変更した。自励発振機能を有するニューロン回路について検討し、バーストIDモデルとして動作させるために必要な負性抵抗デバイスの特性を明らかにした。
96ニューロンから構成されるCMOSスパイキングニューラルネットワークをリザバー層に用いたリザバー計算システムを構築し、その動作を確認した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
回路実現、デバイス開発、リザバー計算の実装というそれぞれの研究項目において、順調に研究を遂行することができたため。
|
| Strategy for Future Research Activity |
これまでに開発した超低消費電力スパイキングニューラルネットワーク集積回路に対してさらに改良を加え、究極の省電力化を図る。バッファーアンプなど待機電力の低減などが中心的な課題である。また、不揮発アナログメモリとして働くスピントロニクスデバイスとのインターフェース回路を開発し、スパイキングニューラルネットワークとスピントロニクスデバイスを統合し、リザバー計算機システムを構築する。
得られたリザバー計算機システムを時系列情報処理に応用し、その検証結果から、エッジコンピューティング応用の際の優位性を明らかにする。
|
