Achieving low-power and high-performance ultra-scalable processors with novel architecture
| Project/Area Number |
23K28050
|
|---|
| Project/Area Number (Other) |
23H03360 (2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
Basic Section 60090:High performance computing-related
Sections That Are Subject to Joint Review: Basic Section60040:Computer system-related , Basic Section60090:High performance computing-related
|
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
入江 英嗣 東京大学, 大学院情報理工学系研究科, 教授 (50422407)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
門本 淳一郎 東京大学, 大学院情報理工学系研究科, 助教 (10909386)
小泉 透 名古屋工業大学, 工学(系)研究科(研究院), 助教 (20981525)
坂井 修一 東京大学, 大学院情報理工学系研究科, 教授 (50291290)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥17,160,000 (Direct Cost: ¥13,200,000、Indirect Cost: ¥3,960,000)
Fiscal Year 2025: ¥7,150,000 (Direct Cost: ¥5,500,000、Indirect Cost: ¥1,650,000)
Fiscal Year 2024: ¥5,850,000 (Direct Cost: ¥4,500,000、Indirect Cost: ¥1,350,000)
Fiscal Year 2023: ¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
|
|---|
| Keywords | 計算機アーキテクチャ / プロセッサ / コンパイラ / 省電力 / チップ / 距離指定型アーキテクチャ |
|---|
| Outline of Research at the Start |
本研究ではSTRAIGHTアーキテクチャを利用して省電力高性能の極小規模/超大規模プロセ
ッサをそれぞれ開発し、実チップによりその特性を明らかとする。これまでにない規模のプロセッサのため、必要なアーキテクチャ/マイクロアーキテクチャ新技術を提案・実証しながら開発を進める。設計では既に開発済みのサイクルアキュレットシミュレータやCADシミュレーションを活用して性能・電力面で複数の提案機構を比較し、最適なものを詳細化する。TSMC28nmプロセスにより各実証チップを製造し、面積・電力・性能を評価する。シミュレータなどの開発アセットは公開し、再現実験や他グループによる競争的な技術開発を可能とする。
|
| Outline of Annual Research Achievements |
2023年度は研究実施計画に従い、i)STRAIGHT命令セットの深化、ii)軽量STRAIGHTアーキテクチャ要素技術の研究、iii)STRAIGHTアーキテクチャによる超スケールプロセッサ要素技術の研究の3つの小目標について研究を進めた。
i)STRAIGHT命令セットの深化では汎用プロセッサ設計を距離指定型とレジスタ指定型をそれぞれの軸とする二次元空間から捉えなおすClockHandsアーキテクチャの詳細化を行い、この成果をマイクロアーキテクチャ分野のトップ会議である国際会議IEEE/ACM Microarchitectureで発表した。研究は高く評価され、この会議でbest paper候補となった（日本発の論文として、知る限りでは初）。また、IEEEのアーキテクチャ分野のその年を代表する論文IEEE MICRO Top Picksのhonorable mention に選ばれでいる（日本の組織から出された論文として、知る限りでは初）。また、従来命令セットで記述されたプログラムをSTRAIGHTアーキテクチャ向けのプログラムに変換するバイナリトランスレータ技術の開発を進めた。
ii)軽量STRAIGHTアーキテクチャ要素技術の研究では、in-orderプロセッサ向けの予測ベース高速化手法の研究を開発・発表した。この技術の初期提案論文は第22回情報科学技術フォーラムにおいてFIT論文賞を受賞している。
iii)超スケールプロセッサの研究において、既に製造されている第一段OoOプロセッサチップの実チップ性能解析を進めるとともに、第二弾プロセッサ設計にむけてスケジューラ機構の詳細設計・評価を行ない、チップ系国際会議でのポスター発表などを行った。
|
| Current Status of Research Progress |
Current Status of Research Progress
1: Research has progressed more than it was originally planned.
Reason
命令セットの深化、軽量版の研究、スケーラビリティ解析、3つの小課題ともに、当初想定以上の成果が得られている。命令セットの深化では、ClockHandsアーキテクチャがトップ会議に採択され、またその中でも高く評価されるなど、距離指定型アーキテクチャのコミュニティ受容が強く推進さた。コンパイラのリファクタリングも進んでおり、当初予定を上回り、OS関連動作の解析など、より実用化に即した研究開発が視野にはいっている。
軽量版の研究では、単なるシンプルアウトオブオーダの解析にとどまらず、軽量パイプラインにおける新たな予測機構を提案し、初期評価の発表は国内コミュニティで高く評価された。スケーラビリティ解析では、初期検討時に課題となっていた機構の一つであるスケジューラについて規模に応じて最適構成が異なることを確認し、今後の設計指針の土台を得ている。
これらの成果および進行状況から、当初以上の進展が得られていると考えている。
|
| Strategy for Future Research Activity |
24年度は距離指定型アーキテクチャにおけるコンパイラのリファクタリングおよび基幹最適化技術の確立を行い、これに基づいた軽量版/スケール版アーキテクチャの性能解析を進め、実チップ設計にむけたパラメタ最適化を行う。
コンパイラ開発、シミュレータによる性能解析、RTLによるプロセッサ詳細開発を並行して進め、超スケールチップの設計を明らかにする。また、軽量版むけ投機技術の詳細化を進め、距離指定型アーキテクチャパイプラインへの組み込みを検討する。
|
Report
(1 results)
Research Products
(8 results)
