| Project/Area Number |
23K28056
|
|---|
| Project/Area Number (Other) |
23H03366 (2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60040:Computer system-related
Basic Section 60090:High performance computing-related
Sections That Are Subject to Joint Review: Basic Section60040:Computer system-related , Basic Section60090:High performance computing-related
|
|---|
| Research Institution | Waseda University |
|---|
Principal Investigator |
木村 晋二 早稲田大学, 理工学術院(情報生産システム研究科・センター), 教授 (20183303)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
戸川 望 早稲田大学, 理工学術院, 教授 (30298161)
孫 鶴鳴 横浜国立大学, 大学院工学研究院, 准教授 (90835886)
|
|---|
| Project Period (FY) |
2023-04-01 – 2026-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥18,980,000 (Direct Cost: ¥14,600,000、Indirect Cost: ¥4,380,000)
Fiscal Year 2025: ¥4,550,000 (Direct Cost: ¥3,500,000、Indirect Cost: ¥1,050,000)
Fiscal Year 2024: ¥5,460,000 (Direct Cost: ¥4,200,000、Indirect Cost: ¥1,260,000)
Fiscal Year 2023: ¥8,970,000 (Direct Cost: ¥6,900,000、Indirect Cost: ¥2,070,000)
|
|---|
| Keywords | 近似演算回路 / データ表現 / 量子化 / 演算回路合成 / Approximate Computing / 近似乗算回路 / 近似DCT回路 / 厳密合成 / 近似圧縮回路 / 再構成アクセラレータ / 積和演算回路 |
|---|
| Outline of Research at the Start |
本研究では、まずデータ表現の変換と概算に基づく近似計算の関連を誤差の点から理論的に明確化したいと考えている。つぎに、近似計算におけるAd Hoc な設計手法と、論理合成に基づくシステマティックな手法との関連を明確化する。最後に、データ表現の変換手法と概算に基づく近似計算を統合した新たな近似演算回路の生成手法を構築する。
|
| Outline of Annual Research Achievements |
今年度は、再構成アクセラレータ向けのデータ表現法、Ad Hoc な近似演算器の設計手法、およびシステマティックな近似回路の合成手法の文献調査を行った。近似演算器の場合は誤差と電力などとのトレードオフの下で設計最適化を行うので、誤差の評価は非常に重要である。Ad Hoc な近似乗算器の設計法に関しては、乗算における部分積の各桁の積算のための圧縮機に着目し、同じ重みで2つに圧縮する圧縮機を用いた乗算回路、新たな部分積の圧縮機の提案と種類の異なる圧縮機を用いた誤差削減を用いた乗算回路、誤差が正負の方向に同じ確率で現れるバイアスのない乗算回路についてパレート最適化と評価を行い、国際会議において発表した。また、各桁に符号をつけた符号付二進数の最適化に基づく8-ポイントの近似 DCT (Discrete Cosign Transformation) 回路の設計と評価を行い、国際会議において発表した。DCT の定数係数との乗算では、符号付二進数を用いることで連続した1からなる数字との乗算を一回の減算に変換できるので、出力への影響に基づいて係数をなるべく簡単な符号付二進数に近似することで演算のハードウェア資源を大きく削減している。近似回路の自動合成に向けては、与えられた論理関数を厳密に最小の素子数で合成する手法の検討を行い、3入力中の2つ以上が1であるときに出力が1となる多数決演算向けの厳密合成手法の提案を行った。厳密合成では、素子数の少ない順に、すべての構造を調べて目的の論理関数が実現できるかをチェックするが、素子数が大きいと、すべての構造を一度にチェックするよりも、クラスタに分けてチェックする方が効率的となるため、各素子の入力のレベルでクラスタ化する手法を提案し、他のクラスタ化法と比較して全体の合成時間を削減できることを示し、論文誌に掲載した。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
近似乗算回路については、いくつか有効な手法の提案を行うことができている。現在、これらの提案をもとに再構成アクセラレータへ向けた乗算器の構造の検討を行っており、研究は順調といえる。提案した近似乗算回路は CNN などへ応用して評価を行う予定である。また、合成手法についても、厳密合成の新たな手法を提案できており、これに基づいて近似回路の合成手法を検討中である。
|
| Strategy for Future Research Activity |
近似乗算回路については、FPGA 向けの最適構造の研究を行う。また、近似回路の合成手法については、厳密合成手法の応用を考える。CNN のアクセラレーションについては、係数の削減法について検討を行う。
|
