| Project/Area Number |
23K28087
|
|---|
| Project/Area Number (Other) |
23H03397 (2023)
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research (B)
|
| Allocation Type | Multi-year Fund (2024)
Single-year Grants (2023) |
|---|
| Section | 一般 |
|---|
| Review Section |
Basic Section 60070:Information security-related
|
|---|
| Research Institution | Nara Institute of Science and Technology |
|---|
Principal Investigator |
藤本 大介 奈良先端科学技術大学院大学, 先端科学技術研究科, 准教授 (60732336)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
林 優一 奈良先端科学技術大学院大学, 先端科学技術研究科, 教授 (60551918)
|
|---|
| Project Period (FY) |
2023-04-01 – 2027-03-31
|
| Project Status |
Granted (Fiscal Year 2024)
|
| Budget Amount *help |
¥18,850,000 (Direct Cost: ¥14,500,000、Indirect Cost: ¥4,350,000)
Fiscal Year 2026: ¥2,340,000 (Direct Cost: ¥1,800,000、Indirect Cost: ¥540,000)
Fiscal Year 2025: ¥4,160,000 (Direct Cost: ¥3,200,000、Indirect Cost: ¥960,000)
Fiscal Year 2024: ¥4,810,000 (Direct Cost: ¥3,700,000、Indirect Cost: ¥1,110,000)
Fiscal Year 2023: ¥7,540,000 (Direct Cost: ¥5,800,000、Indirect Cost: ¥1,740,000)
|
|---|
| Keywords | 物理乱数生成 / ハードウェアセキュリティ / 物理乱数生成器 / 電磁妨害 / 乱数生成器 / 物理攻撃 / 電磁波注入攻撃 / 評価基盤 |
|---|
| Outline of Research at the Start |
本研究では、攻撃者が機器に接近し意図的に電気的な外乱を与えたとしても乱数性が低下しない真性乱数生成環境の開発を行う。具体的には、(1) 外乱印加時の影響評価による乱数生成器に有効な電磁波パラメタを特定し、(2) 攻撃の電気的変化を特徴量とした検知手法の開発を行う。また、(3) 攻撃時の乱数性の低下の特徴を生かしたポストプロセッシング技術の開発により、攻撃時でも動作を止めない乱数生成を行う。さらに (4) ワーストケース評価のために、基板シミュレーション技術を用いて脆弱となる評価環境の開発を行い、上記を統合することで厳しい攻撃にも耐えうる真性乱数生成手法の確立を目指す。
|
| Outline of Annual Research Achievements |
本研究では、物理攻撃耐性を有する乱数生成を行うための基盤技術を開発することを目的とする。初年度である2023年度では、物理攻撃を実際に行うための評価基板の試作及び評価対象となる物理乱数生成器の実装を行った。実際のシステムにおいては乱数生成器だけでなく、他の演算処理を行う回路が搭載されるため、機器の外部から外乱を与えた場合に乱数生成器以外の回路が妨害を受けシステムが停止し、乱数生成器の攻撃耐性のみを純粋に評価することは困難である。そこで、評価基板には対象となる乱数生成器を搭載したICと最低限の制御用の電子部品を搭載することにより、高い精度で乱数生成器のみに妨害を行うことを可能とする。また、対象とする乱数生成器として初期評価段階ではすでにほかの環境で攻撃に成功しているリングオシレータベースの物理乱数生成器を用いることで、攻撃パラメータにある程度の予測を行い効率的に評価基板の性能の評価を行った。さらに、実装した物理乱数生成器に対して攻撃評価を行い、乱数性の低下を確認した。その際に、乱数性低下に有効である妨害電磁波の周波数や強度などのパラメータの特定を行い、次年度以降のメカニズム解明につなげる成果を得た。
|
| Current Status of Research Progress |
Current Status of Research Progress
2: Research has progressed on the whole more than it was originally planned.
Reason
初年度である2023年度では、物理攻撃を実際に行うための評価基板の試作及び評価対象となる物理乱数生成器の実装を行った。本研究では、ハードウェアの実装を含むため、その設計期間や製造期間が理論研究に加えて必要となる。それに対して、我々は過去の知見や設計資産を最大限利用することで効率化を行った。具体的には、過去の試作基板を用いた基礎実験を行うことで妨害電磁波注入の効率の見積もりを行い、物理乱数生成器に対して効率よく外乱を与える条件を抽出した。これにより設計期間の短縮を実現でき、予定より早い段階で評価基板を用いた実験に移行することができた。さらに基礎実験により得た妨害電磁波の引き起こす電気回路の誤動作の機序は、物理乱数生成器以外にも応用できる可能性があり、システムレベルでのセキュリティの担保をする際に有用である可能性があり、より発展的なテーマへと進展できる見込みを得た。
|
| Strategy for Future Research Activity |
本研究では、物理攻撃耐性を有する乱数生成を行うための基盤技術を開発することを目的としている。2024年度以降は、初年度に開発した物理乱数生成器評価基板を用いた評価により、機器外部から印加する外乱と、乱数生成器の物理的実装および評価基板の物理構造の相互関係について調査を行い、乱数性の低下するメカニズムの解明と評価対象の一般性を導き出す予定である。機器外部から印加する外乱は、乱数生成器に到達するまでに機器の物理構造に従って減衰する。また、到達した外乱により乱数生成器の乱数性が低下するかは乱数生成に用いる物理現象の外乱への感度により決定される。すなわち評価基板の物理構造によっては実製品に乱数生成器を搭載した場合よりも減衰が大きい可能性があり評価が不十分となる。これを防ぐためには、注入する外乱が一定になるように校正を行い外乱の強度を調整することで基板の物理構造によらない評価手法を開発する必要がある。そのうえで、物理乱数生成器の外乱への耐性を評価することで、乱数性低下のメカニズムの解明と対策の創出を行う予定である。
|
