極低消費電力プロセッサ生成手法

• Project/Area Number: 24500062
• Research Category: Grant-in-Aid for Scientific Research (C)
• Allocation Type: Multi-year Fund
• Section: 一般
• Research Field: Computer system/Network
• Research Institution: Osaka University
• Principal Investigator: 坂主 圭史 大阪大学, 情報科学研究科, 助教 (00346173)
• Co-Investigator(Kenkyū-buntansha): 今井 正治 大阪大学, 情報科学研究科, 教授 (50126926) ; 武内 良典 大阪大学, 情報科学研究科, 准教授 (70242245)
• Project Period (FY): 2012
• Project Status: Discontinued (Fiscal Year 2012)
• Budget Amount: ¥5,330,000 (Direct Cost: ¥4,100,000、Indirect Cost: ¥1,230,000); Fiscal Year 2014: ¥1,690,000 (Direct Cost: ¥1,300,000、Indirect Cost: ¥390,000); Fiscal Year 2013: ¥1,560,000 (Direct Cost: ¥1,200,000、Indirect Cost: ¥360,000); Fiscal Year 2012: ¥2,080,000 (Direct Cost: ¥1,600,000、Indirect Cost: ¥480,000)
• Keywords: VLSI設計技術 / プロセッサ設計 / クロックゲーティング / オペランドアイソレーション

Research Abstract

高齢化社会を迎えるにあたって,無拘束・低侵襲で生体の情報をセンシングする様々な小型検査機器の開発が進められている.小型検査機器に搭載できるバッテリの容量が限られているため,検査機器に搭載されるプロセッサには今まで以上に低消費電力化が求められている.そこで,本研究では高い抽象度のプロセッサ仕様記述から,消費電力が極めて少ないプロセッサ・アーキテクチャを生成する手法を提案する.
平成24年度ではプロセッサ仕様記述(ADL)からプロセッサのHDL記述から,クロック・ゲーティングやオペランド・アイソレーションなどの低消費電力化技術を適用した極低消費電力プロセッサのハードウェア記述(HDL)を自動的に生成する手法を実現するためにプロセッサ付様記述側)Dからオペランド・アイソレーションの条件,プロセッサ仕様記述(ADL)からクロック・ゲーティングの条件がどのように関連するかについて検討した
検討を行った結果レジスタと演算器の接続関係を基に,レジスタに接続されている演算器をペランド・アイソレーションする条件の和をとることで,そのレジスタをオクロック・ゲーティングする条件とすることができることがわかった例えばレジスタBの出力が寅算器へと演算器Bが接続されているとする.この場合,レジスタBのクロックをゲーティングできる条件は演算器Aと演算器Bの入力を固定する回路の制御信号(ペランド・アイソレーシの条件)の和となる.
したがって,レジスタをクロック・ゲーティングする条件をプロセッサ仕様記述(ADL)から直接求めるのではなく,ロセッサ付様記述ODDから演算器をオペランド・アイソレーションする条件を求めてから,レジスタをクロック・ゲーティングする条件を求めることが有望であることがわかった