A Study of Wire-Aware Processor Architecture and its Automatic Generation for Beyond CMOS

• Project/Area Number: 24K02913
• Research Category: Grant-in-Aid for Scientific Research (B)
• Allocation Type: Multi-year Fund
• Section: 一般
• Review Section: Basic Section 60040:Computer system-related; Basic Section 60090:High performance computing-related; Sections That Are Subject to Joint Review: Basic Section60040:Computer system-related , Basic Section60090:High performance computing-related
• Research Institution: The University of Electro-Communications
• Principal Investigator: 三輪 忍 電気通信大学, 大学院情報理工学研究科, 准教授 (90402940)
• Co-Investigator(Kenkyū-buntansha): 塩谷 亮太 東京大学, 大学院情報理工学系研究科, 准教授 (10619191)
• Project Period (FY): 2024-04-01 – 2028-03-31
• Project Status: Granted (Fiscal Year 2024)
• Budget Amount: ¥18,590,000 (Direct Cost: ¥14,300,000、Indirect Cost: ¥4,290,000); Fiscal Year 2027: ¥3,250,000 (Direct Cost: ¥2,500,000、Indirect Cost: ¥750,000); Fiscal Year 2026: ¥6,760,000 (Direct Cost: ¥5,200,000、Indirect Cost: ¥1,560,000); Fiscal Year 2025: ¥2,470,000 (Direct Cost: ¥1,900,000、Indirect Cost: ¥570,000); Fiscal Year 2024: ¥6,110,000 (Direct Cost: ¥4,700,000、Indirect Cost: ¥1,410,000)
• Keywords: Beyond CMOS / プロセッサアーキテクチャ / 設計支援ツール

Outline of Research at the Start

本研究課題では，Beyond CMOSプロセッサの省電力化に資する革新的なアーキテクチャとその自動生成手法を開発する．現在主流のシリコンCMOSとは異なり，Beyond CMOSでは配線量がプロセッサの消費電力を決定する最大の要因になることが予想される．この問題に対し，本研究課題では，既存アーキテクチャに対して回路レベルで配線量の徹底的な見直しを図ることにより，省配線プロセッサアーキテクチャを開発する．省配線プロセッサアーキテクチャは既存のHDLコードから自動生成する予定であり，このツールも本研究課題では開発する．本研究課題で開発したツールはオープンソース化を予定している．